[发明专利]读取数据FIFO控制电路在审
| 申请号： | 202010767985.6 | 申请日： | 2020-08-03 |
| 公开（公告）号： | CN112416292A | 公开（公告）日： | 2021-02-26 |
| 发明（设计）人： | 辛岛谅纪 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G06F5/10 | 分类号： | G06F5/10;G06F13/16;G11C11/4076 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请案涉及读取数据FIFO控制电路。本文中公开一种设备，其包含存储器单元阵列，其被配置成响应于读取命令信号而输出读取数据和定时信号；输入计数器，其被配置成响应于所述定时信号而更新输入计数值；输出计数器，其被配置成响应于所述读取命令信号而更新输出计数值；和数据FIFO电路，其具有多个数据寄存器，所述数据FIFO电路被配置成将所述读取数据存储到所述数据寄存器中的由所述输入计数值指示的一个数据寄存器中并且被配置成输出存储于所述数据寄存器中的由所述输出计数值指示的一个数据寄存器中的所述读取数据。所述输出计数器被配置成当作用中判断信号处于非作用中状态中时，维持所述输出计数值而不响应于所述读取命令信号进行更新。 | ||
| 搜索关键词： | 读取 数据 fifo 控制电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010767985.6/，转载请声明来源钻瓜专利网。
- 上一篇：锁相环电路
- 下一篇：用于电压依赖性延迟的设备和方法
- 同类专利
- 数字藏品发放方法及装置-202310365440.6
- 宋书冉 - 蚂蚁区块链科技（上海）有限公司
- 2023-04-04 - 2023-08-08 - G06F5/10
- 本说明书一个或多个实施例提供一种数字藏品发放方法及装置。其中，该方法应用于数字藏品发放平台，包括：响应于用户发起的针对链上发布的数字藏品的获取请求，从记录有尚未发放的数字藏品的藏品编号的编号队列中，确定出发放给所述用户的目标藏品编号，并将所述目标藏品编号从所述编号队列中取出；基于取出的目标藏品编号向区块链系统发起数字藏品发放交易，以由所述区块链系统基于所述数字藏品发放交易，将编号为所述目标藏品编号的数字藏品的归属权信息记录至所述用户的链上账户。
- 在收集收集器上负载期间可减少无序的对自动化分配系统中负载进行排序的方法-202010084624.1
- 让-米歇尔·科林;布兰丁·瓦彻;安托万·约格莱特;德里坦·内斯 - 萨沃伊公司;贡比涅技术大学
- 2020-02-10 - 2023-07-14 - G06F5/10
- 一种用于对自动负载分配系统中负载进行排序的方法，该系统包括k≥2的k个源(S1‑S5)；至少一个目的地；k个FIFO型源缓冲设备，每个设备接收从k个源之一中出来的负载；收集器，收集从所述k个源缓冲设备中出来的负载并将其传送到所述至少一个目的地，所述收集器包括k个连续的节点，每个节点被配置为收集从所述源缓冲设备之一中出来的负载；所述控制系统被配置为处理客户订单，每个客户订单列出给定目的地的负载，并且每个给定目的地的负载都与目的地排序顺序号相关联。控制系统执行以下步骤：建立收集列表，该收集列表包含要收集的n个负载，并相对于目的地排序顺序号以上升顺序方式减少所述n个负载的无序，n个负载被容纳在源缓冲设备中，
- 一种深度可拓展的先进先出存储装置-202310415612.6
- 张林;颜炳佳 - 上海磐启微电子有限公司
- 2023-04-18 - 2023-07-07 - G06F5/10
- 本发明提供一种深度可拓展的先进先出存储装置，涉及存储器技术领域，包括：标准先进先出存储器，具有内部写使能端口、内部写数据端口和内部写满信号端口；写深度拓展模块，具有预设的拓展深度的数据存储空间，写深度拓展模块外部写使能信号有效且内部写满信号端口输出的内部写满信号无效时，控制内部写使能端口有效，以使得外部写入电路直接向内部写数据端口写入数据，以及在外部写使能信号有效且内部写满信号有效时，控制内部写使能端口无效，以缓存外部写入电路写入的具有拓展深度的数据，随后在内部写满信号无效时，控制内部写使能端口有效，以将缓存的数据写入标准先进先出存储器。有益效果是可以调整FIFO深度为任意值。
- 缓冲器系统及其操作方法-201810828168.X
- 郑承奎;权正贤;申原圭;洪道善 - 爱思开海力士有限公司
- 2018-07-25 - 2023-06-09 - G06F5/10
- 本发明涉及一种缓冲器系统及其操作方法。缓冲器系统可以包括：缓冲器，其被配置为接收具有分配的优先级的输入数据，不管分配给输入数据的优先级如何而将输入数据储存在存储器堆栈中，以及按照分配给输入数据的优先级的次序来顺序地输出储存在存储器堆栈中的输入数据。
- 一种FIFO存储器的深度设置方法、系统及电子设备-202211519259.8
- 沈欣舞;李树青 - 苏州浪潮智能科技有限公司
- 2022-11-30 - 2023-03-03 - G06F5/10
- 本申请公开了一种FIFO存储器的深度设置方法、系统及电子设备，所属的技术领域为芯片设计技术。FIFO存储器的深度设置方法包括：在目标芯片中设置包含统计分析模块的FIFO存储器；在目标芯片的芯片软件的运行过程中，利用统计分析模块获取FIFO存储器的高占用参数值和低占用参数值；其中，高占用参数值为FIFO存储器的已占用FIFO深度高于第一水位线的时长或次数，低占用参数值为FIFO存储器的已占用FIFO深度低于第二水位线的时长或次数；第一水位线高于第二水位线；根据高占用参数值和低占用参数值设置FIFO存储器的目标深度。本申请能够合理设置FIFO存储器的深度，提高芯片内部的数据传输性能。
- 一种流量控制方法、装置及电子设备和存储介质-202011352372.2
- 夏超 - 山东云海国创云计算装备产业创新中心有限公司
- 2020-11-26 - 2023-02-28 - G06F5/10
- 本申请公开了一种流量控制方法、装置及一种电子设备和计算机可读存储介质，该方法包括：接收上游模块发送的第一目标数据，并将第一目标数据存入缓存；其中，第一目标数据的流量大于预设流量；当流量计数值小于第一阈值时，在下游模块的反压作用下，缓存中的流量计数值累加；当流量计数值累加至第一阈值时，对上游模块进行反压，停止接收第一目标数据，在下游模块的反压解除的情况下，向下游模块输出缓存中的第一目标数据，流量计数值减少；当流量计数值减少至第二阈值时，对上游模块的反压解除，继续接收第一目标数据；其中，第二阈值小于第一阈值。由此可见，本申请提供的流量控制方法，提升流量传输系统流量的稳定性和正确性。
- 异步缓存装置、处理器及计算机设备-202210794612.7
- 段楠 - 深圳云豹智能有限公司
- 2022-07-07 - 2022-09-20 - G06F5/10
- 本申请提供一种异步缓存装置、处理器及计算机设备。所述异步缓存装置，包括：第一异步缓存模块、第二异步缓存模块、比较模块。其中，所述第一异步缓存模块，用于根据源端使用的第一控制信号写入所述源端提供的数据，以及根据目的端使用的第二控制信号读出存储的数据；所述第二异步缓存模块，用于根据所述第一控制信号写入所述源端提供的数据，以及根据所述比较模块输出的第三控制信号读出存储的数据；所述比较模块，用于将所述第一异步缓存模块读出的数据和所述第二异步缓存模块读出的数据做一致性比较。本申请异步缓存装置可以对数据的写入和读出过程做安全保护，提高异步缓存装置的安全保护等级。
- 无锁数据队列方法-202110929988.X
- 张春林;刘如君;常江波;张运春;刘志杰;董雷;张靖宇 - 北京东方通网信科技有限公司;北京东方通科技股份有限公司;北京东方通软件有限公司;北京泰策科技有限公司
- 2021-08-13 - 2022-03-22 - G06F5/10
- 本发明提供了一种无锁数据队列方法。获取待读写数据，确定所述待读写数据的现有结构，并确定现有结构中的读写锁；根据所述现有结构中的读写锁确定所述读写锁执行的逻辑功能，判断所述逻辑功能的执行效果；根据所述执行效果，确定可以实现相同执行效果的数据队列结构；根据所述数据队列结构，将所述待读写数据转换为队列结构。本发明的有益效果在于：本发明能够实现待读写数据的转换，而且是不需要设置队列，直接进行填充的方式，将无所锁据转换为具有相同功能的数据队列，以此实现数据的传输。
- 异步先进先出数据处理方法、装置、电子装置及计算机可读存储介质-201910932413.6
- 陈岩;蒋燚 - OPPO广东移动通信有限公司
- 2019-09-29 - 2022-03-15 - G06F5/10
- 本发明实施例公开了一种异步先进先出数据处理方法，应用于存储技术领域，该方法包括：确认源时钟域的当前二进制指针是否大于实现异步先进先出的深度；若大于，则将当前二进制指针增加预设的深度差值得到第一临时二进制指针，将第一临时二进制指针转化为格雷码指针，并将格雷码指针发送给对端时钟域；对端时钟域将格雷码指针转化为第二临时二进制指针，并确认第二临时二进制指针是否大于实现异步先进先出的深度；若大于，则将第二临时二进制指针减去预设的深度差值得到目标二进制指针。本发明实施例还公开了一种异步先进先出数据处理装置、一种电子装置和一种计算机可读存储介质，可实现任意深度异步FIFO，并且节约存储芯片资源。
- 一种地址相关读写队列维序的方法及装置-202010151787.7
- 郭维;雷国庆;郭辉;王俊;郑重;邓全;黄立波;隋兵才;倪晓强;孙彩霞;王永文 - 中国人民解放军国防科技大学
- 2020-03-06 - 2022-03-11 - G06F5/10
- 本发明公开了一种地址相关读写队列维序的方法及装置，用于微处理器的读写请求下发部件，本发明方法步骤包括：监测写/读队列，为每一个到达写/读队列的写请求建立一个更早地址相关读/写请求序列，且根据写/读队列的请求完成情况更新更早地址相关写/读请求序列；基于更早地址相关读请求序列/更早地址相关写请求序列进行选取写/读请求的地址相关写/读队列维序操作选出更早地址相关读/写请求序列为空的写/读请求。本发明能够实现在维持读请求队列和写请求队列的处理速度影响最小的状态下，保证最后发出的地址相关读请求和写请求维持正确的顺序，达到判断快速且代价最小化的效果，在控制逻辑实现方面做到了最简化，具有实现简单的特点。
- 一种零延迟FIFO电路及电子设备-202011401340.7
- 文湘鄂;徐辉;东健慧;王世超;张磊;刘洋;束文韬;宋磊;贾惠柱 - 北京博雅慧视智能技术研究院有限公司
- 2020-12-03 - 2022-02-22 - G06F5/10
- 本申请公开了一种零延迟FIFO电路及电子设备，其中零延迟FIFO电路包括数据通道和状态机；状态机分别与数据通道中的RAM FIFO、第一多路选通、第二多路选通通信连接，状态机根据RAM FIFO、第一寄存器组、第二寄存器组中数据的状态，输出控制信号，以完成先进入所述FIFO电路的数据先被读取的操作。相较于现有技术，本申请中通过状态机的控制，用两级寄存器组加上RAM FIFO实现了零延迟FIFO电路，使得该FIFO电路兼具容量大和使用方便的优点。
- 一种延迟可配置的异步FIFO电路-202110420079.3
- 薛颜;万书芹;陈婷婷;邵杰;王俊杰;蔡国文;任凤霞;盛炜 - 中国电子科技集团公司第五十八研究所
- 2021-04-19 - 2022-02-01 - G06F5/10
- 本发明公开一种延迟可配置的异步FIFO电路，属于集成电路领域，包含整数延迟和小数延迟。由数字上变频的插值倍数决定FIFO小数延迟的最大允许值，由FIFO存储单元数量决定FIFO整数延迟的最大允许值。根据与读时钟同频，且相位之间固定偏移为DAC时钟周期的采样时钟作为标尺，判断读写时钟相位关系，来获取FIFO小数延迟，其最小单位为输入数据周期除以插值比。通过比较读写指针之间的状态差，来获取FIFO整数延迟，其最小单位为写时钟周期。在此基础上，对FIFO的延迟进行配置以达到目标时序余量。本发明中可设置不同的FIFO延迟值，来配置数据的延迟适用不同的应用环境需求。配置范围为1个DAC时钟周期～(2n‑1)个写时钟周期+(m‑1)个DAC时钟周期。m，n根据具体的设计需求取值。
- 一种可配置FIFO深度的装置及方法-202111189599.4
- 朱修利 - 芯河半导体科技（无锡）有限公司
- 2021-10-13 - 2021-12-21 - G06F5/10
- 本发明涉及数据收发技术领域，尤其涉及一种可配置FIFO深度的装置，RAM划分成若干个block块，用0～N‑1标记每个block，并建立一个初始链表；多路FIFO通过链表调度装置共享RAM。本发明使多路FIFO既能公用一套RAM缓存，又能保证每路FIFO的深度可配，方便根据业务需求，灵活分配空间。本发明通过链表方式，使得80路FIFO共享这块大的RAM，并根据业务需求，通过配置，当业务不需要80路FIFO，如使用17路FIFO，也可以共享这块空间。
- 一种用于串口在FIFO中查找最新有效数据包的方法-201910811151.8
- 王钦;张波;杨坤;王喆;陈齐文;王祎博 - 四川腾盾科技有限公司
- 2019-08-30 - 2021-11-16 - G06F5/10
- 本发明公开了一种用于串口在FIFO中查找有效数据包的方法，属于数据处理的技术领域，先把串口FIFO中的数据存入一个设定大小的缓存数组中，然后在缓存数组中查找有效数据包，最后将有效数据从缓存数组中移出并使用，该方法包括如下步骤：(1)接收串口数据，以获取有效数据长度；(2)查找有效数据包；(3)取出有效数据包；以达到串口能够在缓存数组中快速查找有效数据，并将有效数据移出并使用的目的。
- 避免队头拥塞的排队系统-202110390230.3
- A·苏达尼;E·穆塞尔;涂丹浪;陈嘉欣 - 马维尔亚洲私人有限公司
- 2021-04-12 - 2021-10-22 - G06F5/10
- 公开了避免队头拥塞的排队系统。控制逻辑电路装置将分组按接收分组的顺序存储在队列中。队列的头条目对应于顺序中最早分组。控制逻辑电路装置接收与至少包括第一目标设备和第二目标设备的多个目标设备相对应的流控制信息。控制逻辑电路装置使用流控制信息确定存储在头条目中的最早分组是否可以被传送到第一目标设备，并且响应于确定存储在头条目中的最早分组不能被传送到第一目标设备，i)根据顺序选择在头条目后面具有另一分组的另一条目，以及ii)在将头条目中的最早分组传送到第一目标设备之前将另一分组传送到第二目标设备。
- 读取数据FIFO控制电路-202010767985.6
- 辛岛谅纪 - 美光科技公司
- 2020-08-03 - 2021-02-26 - G06F5/10
- 本申请案涉及读取数据FIFO控制电路。本文中公开一种设备，其包含存储器单元阵列，其被配置成响应于读取命令信号而输出读取数据和定时信号；输入计数器，其被配置成响应于所述定时信号而更新输入计数值；输出计数器，其被配置成响应于所述读取命令信号而更新输出计数值；和数据FIFO电路，其具有多个数据寄存器，所述数据FIFO电路被配置成将所述读取数据存储到所述数据寄存器中的由所述输入计数值指示的一个数据寄存器中并且被配置成输出存储于所述数据寄存器中的由所述输出计数值指示的一个数据寄存器中的所述读取数据。所述输出计数器被配置成当作用中判断信号处于非作用中状态中时，维持所述输出计数值而不响应于所述读取命令信号进行更新。
- 控制器事件队列-201780097605.9
- S.H.朴 - 惠普发展公司;有限责任合伙企业
- 2017-12-11 - 2020-07-17 - G06F5/10
- 示例包括用于在EC的队列中存储事件的方法和装置。在EC的队列中存储事件可以包括从EC的核心FW接收消息以及标识对应于消息的事件。在EC的队列中存储事件还可以包括访问与事件相关联的优先级以及将事件和优先级添加到队列，以由EC来处理。
- 目标对象的信息的处理方法和装置-201610575902.7
- 许坚铭 - 网易（杭州）网络有限公司
- 2016-07-19 - 2019-08-06 - G06F5/10
- 本发明公开了一种目标对象的信息的处理方法和装置。其中，该方法包括：获取处于队列的头部的目标对象的信息，其中，队列用于存储退出预设群组的多个目标对象的信息，队列中的多个目标对象的信息按照单调顺序排序，目标对象的信息至少包括：目标对象退出预设群组的时间；判断目标对象退出预设群组的时长是否到达预设时长，其中，预设时长为允许目标对象再次加入预设群组的等待时长；如果目标对象退出预设群组的时长到达预设时长，则从队列中删除目标对象的信息。本发明解决了现有技术中通过遍历轮询的方式处理每个目标对象的信息，复杂度较高，效率较低的技术问题。
- 确定性FIFO缓冲器-201510024382.6
- D·W·孟德尔;D·豪 - 阿尔特拉公司
- 2015-01-16 - 2019-07-05 - G06F5/10
- 本发明的各实施例涉及确定性FIFO缓冲器。一个实施例涉及一种用于确定FIFO缓冲器的延时的方法。最高位被从FIFO写计数器和FIFO读计数器提供给输入比较逻辑，该输入比较逻辑在具有相同逻辑电平的最高写位和最高读位和具有不同逻辑电平的最高写位和最高读位之间区分。基于输入比较逻辑的输出来确定FIFO缓冲器的占用水平以及因此的延时。另一实施例涉及一种FIFO缓冲器，该FIFO缓冲器具有各自具有比对FIFO缓冲器寻址所需位长度长一位的位长度的写计数器和读计数器。另一实施例涉及一种调整FIFO缓冲器的延时的方法。其他实施例和特征也被公开。
- 基于DSP平台的图像识别处理方法和系统-201711226579.3
- 陈永康;尤伟军;赵振华 - 上海宝康电子控制工程有限公司
- 2017-11-29 - 2019-06-04 - G06F5/10
- 本发明涉及一种基于DSP平台的图像识别处理方法及系统，该方法利用信号量和FIFO图像数据队列相结合的方式实现对多种算法的单独调试，其中该系统中的DSP主控制器用以执行该图像识别方法。采用了该发明中的基于DSP平台的图像识别处理方法和系统，通过FIFO图像数据队列和上一级的信号量相结合的方式保证了多线程中图像识别的高效性，最后再通过MSG‑FIFO消息队列执行相应动作以将最终结果展示给用户。同时该图像识别处理方法中还包括一个看门狗线程，可以对图像识别处理方法及系统进行监控，保证了系统运行稳定性和健壮性，更便于集成多种图像识别算法。
- 一种基于旋转队列体制的多功能FIFO存储器及其读写方法-201510602094.4
- 高策;刘庆波;高路;朱杰斌;许彦章;何启明 - 上海无线电设备研究所
- 2015-09-21 - 2018-08-14 - G06F5/10
- 一种基于旋转队列体制的多功能FIFO存储器及其读写方法，将若干FIFO存储器组成旋转队列，旋转队列中的FIFO存储器按照循环顺序存储输入数据，实现对数据流的连续存储，当旋转队列中的某一个FIFO存储器被读取时，该FIFO存储器被移出旋转队列，同时将备用FIFO存储器填充到旋转队列中，取代被移出的FIFO存储器，保持旋转队列的完整性，以保证在读取数据时，写入的数据流依然可以被连续存储，本发明基于旋转队列体制实现对存储触发信号之前的数据流进行连续存储，在读取数据时，写入的数据流依然可以被连续存储，当存储触发信号到来时，触发信号之前的数据和触发信号之后的数据都可以被读写，具有更大的存储灵活性，应用范围更广。
- 一种基于异步先进先出的SDRAM缓存器-201511000954.3
- 李丽斯;殷晔;杨立杰;安佰岳;常路 - 北京航天测控技术有限公司
- 2015-12-28 - 2017-07-04 - G06F5/10
- 本发明公开了一种基于异步先进先出的SDRAM缓存器，包括写入FIFO，用于缓存数据采集系统采集到的数据；存储管理控制器，用于将写入FIFO的数据读出后，写入到两个SDRAM中当写入FIFO的数据为32位时，将数据的高比特位缓存至一SDRAM中，低比特位缓存至另一SDRAM中；当写入FIFO的数据为16位时，将数据缓存至一SDRAM后，再将数据缓存至另一SDRAM中；以及，用于从两个SDRAM中读出数据，并将读出的数据写入到读出FIFO；读出FIFO，用于缓存存储管理控制器写入的数据，并将数据传输至上位机。本发明具有价格便宜、使用方便、电路设计简单的优点，可以有效解决大量数据的缓存问题。
- 用于管理分组的网络处理器-201180061267.6
- M·L·R·波雷;C·贝索;J·卡尔维格纳克;C-J·常;D·菲利普;N·瓦德亚纳撒恩;C·瓦瑞立;F·J·费尔普兰肯 - 国际商业机器公司
- 2011-12-19 - 2017-02-15 - G06F5/10
- 本发明涉及用于网络处理器的缓冲器管理方案。本发明提供一种用于在接收侧和传送侧上加入特定硬件，以便向软件隐藏与缓冲器及指针管理有关的大部分工作的方法。在初始化时，由软件提供一组指针和缓冲器，其数量大到足以支持预期的业务量。发送队列补充器(SQR)与接收队列补充器(RQR)向软件隐藏RQ和SQ管理。RQR与SQR完全监视指针队列并实施从传送侧至接收侧的指针再循环使用。
- 一种低功耗的先入先出电路结构-201620093995.5
- 李潇 - 启芯瑞华科技（武汉）有限公司
- 2016-01-29 - 2016-09-07 - G06F5/10
- 本实用新型提供一种低功耗的先入先出电路结构，包括存储体、用于控制在存储体写入数据地址的写控制电路，和用于控制从存储体读出数据地址的读控制电路，其特征在于：所述的存储体包括一个大容量存储体和一个小容量存储体；本电路结构还包括用于根据存储数据的多少来控制大容量存储体和小容量存储体开关的模式控制电路，模式控制电路的输入端分别与读控制电路和写控制电路连接，模式控制电路的输出端分别与大容量存储体和小容量存储体连接。通过本实用新型的电路结构，极大的减小了电路整体的功耗。
- 数据帧队列管理方法-201510894444.9
- 卢华;李波;王海砚;王昭 - 中国电子科技集团公司第十研究所
- 2015-12-07 - 2016-03-30 - G06F5/10
- 本发明提出的一种数据帧队列管理方法，旨在提供一种实现简单，消耗资源少，无需首尾地址来检索数据帧的管理方法。本发明通过下述技术方案予以实现：数据帧队列管理装置采用标识位来标识帧头帧尾，在数据帧中每一个元素配一个能够标识出数据帧的帧头和帧尾的帧标识，将数据帧元素和帧标识一并存入FIFO存储缓冲区；然后通过FPGA的帧计数器统计数据帧队列的帧数，得到帧计数值；数据帧队列管理装置读控制器接收完一帧数据后，通过帧计数器将帧计数值加1，输出一帧数据后，将帧计数值减1；数据帧输出时，数据帧队列管理装置读控制器从FIFO中读取帧标识和数据帧元素中，通过帧标识判读数据帧的帧头和帧尾，取出完整的帧数据输出。
- 一种异步缓存方法、异步缓存器及集成电路-201310455730.6
- 邵淑媛;黄雷 - 快捷半导体(苏州)有限公司
- 2013-09-26 - 2015-04-15 - G06F5/10
- 本发明公开了一种异步缓存方法，按照第二异步缓存器中间部分地址块的编码和虚拟地址块的编码对第一异步缓存器的地址块进行编码，所述第一异步缓存器的深度为小于第二异步缓存器的深度的任意偶数个地址块，所述第一异步缓存器在读写数据过程中，按照读或写指针指示的地址块的编码确定自身的状态；本发明同时还公开了一种异步缓存器及集成电路，通过本发明的方案，能够使异步缓存器的深度更加符合需求，避免使用大深度异步缓存器时，浪费较多寻址空间，并且结构简单，易于电路实现，尽可能的减小了异步缓存器的尺寸，更加利于使用异步缓存器的设备的小型化。
- 折叠式FIFO存储器生成器-201310658886.4
- 罗伯特·A·阿尔菲里 - 辉达公司
- 2013-12-06 - 2014-06-11 - G06F5/10
- 公开了折叠式FIFO存储器生成器。可以使用表示先进先出（FIFO）存储器的可综合代码来产生硬件元件或者系统中的FIFO存储器。为了更有效地使用FIFO中的存储数据的存储器元件，代码生成器可以生成线程束，其使得FIFO能够使用具有不同于FIFO的规格的规格（即深度和宽度）的存储器元件。例如，线程束使得128深、1位宽的FIFO能够将数据存储在具有每行存储8位的16行的存储器元件中。对于与FIFO通信的任何系统，尽管FIFO使用16×8存储器元件来实现，但FIFO的表现就像128×1FIFO。为了这样做，代码生成器可以生成线程束，其使得折叠式存储器元件的表现就像非折叠式存储器元件。
- 一种异步缓存器和集成电路-201320608667.0
- 邵淑媛;黄雷 - 快捷半导体(苏州)有限公司
- 2013-09-26 - 2014-04-16 - G06F5/10
- 本实用新型公开了一种异步缓存器，该异步缓存器为第一异步缓存器，所述第一异步缓存器的深度为小于第二异步缓存器的深度的任意偶数个地址块，所述任意偶数个地址块的编码为第二异步缓存器中间部分地址块的编码和虚拟地址块的编码；所述第一异步缓存器还包括：在读写数据过程中，按照读或写指针指示的地址块的编码确定第一异步缓存器的状态的状态指示器；本实用新型同时还公开了一种及集成电路，通过本实用新型的方案，能够使异步缓存器的深度更加符合需求，避免使用大深度异步缓存器时，浪费较多寻址空间，并且结构简单，易于电路实现，尽可能的减小了异步缓存器的尺寸，更加利于使用异步缓存器的设备的小型化。
- 一种可调整存储单元大小的FIFO电路-201110025487.5
- 迟志刚 - 上海华虹集成电路有限责任公司
- 2011-01-24 - 2012-07-25 - G06F5/10
- 本发明提出一种可调整存储单元大小的FIFO电路，电路包含FIFO存储单元、写指针生成逻辑单元、写片选生成逻辑单元、读片选生成逻辑单元、读指针生成逻辑单元和FIFO状态产生逻辑单元。本发明通过动态调整FIFO存储单元的大小，在满足系统性能要求的前提下，将FIFO暂且不用的存储单元分配给其它功能单元使用，从而在不改变系统电路的前提下，提高系统的整体性能。
- 一种FIFO数据缓存器、芯片以及设备-201010611387.6
- 周毅华;董菊华;叶晶 - 深圳市恒扬科技有限公司
- 2010-12-29 - 2012-07-04 - G06F5/10
- 本发明适用于存储器设计领域，提供了一种FIFO数据缓存器、芯片以及设备，所述FIFO数据缓存器包括FIFO池、FIFO调用模块以及FIFO池管理模块。本发明通过在各个数据突发点配置FIFO调用模块，使各个FIFO调用模块能够根据数据缓存的需要，共享FIFO单元，从而做到FIFO数据缓存器中，各FIFO单元的动态分配，提高了FIFO数据缓存器的利用率以及缓存效果。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
