“G06F5/06”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果277个，建议您升级VIP下载更多相关专利

[发明专利]一种基于FIFO存储的迭代型NTT系统-CN202310710946.6在审
发明人：陈涧升;崔益军;牛万泽;刘伟强;王成华 -专利权人：南京航空航天大学
申请日： 2023-06-15 - 公布日： 2023-10-17 - 主分类号： G06F5/06 文献下载
摘要：本发明公开了一种基于FIFO存储的迭代型NTT系统，包括存储地址控制单元、FIF0输入控制单元、第一FIFO存储单元、第二FIFO存储单元、第三FIFO存储单元、FIFO输出控制单元、蝶形运算单元和分布式ROM；蝶形运算单元输出的运算结果按照当前级对应的地址存入其中两个FIFO存储单元，在存入完毕后上下两路输入数据按照数论变换变化规则从FIFO存储单元输出到蝶形运算单元进行运算；第一FIFO存储单元、第二FIFO存储单元、第三FIFO存储单元交替存取，根据当前级数以及相应的蝶形运算次数，两两成组完成NTT地址变换。本发明可以提升FPGA的片上资源利用效率，提升系统最大运行频率以及系统整体性能表现。
一种基于 fifo 存储迭代型 ntt 系统

[发明专利]一种FPGA控制的DDR映射多个DDR_FIFO实现系统及方法-CN202210535347.0有效
发明人：赵浩然;侯强 -专利权人：赵浩然
申请日： 2022-05-17 - 公布日： 2023-10-10 - 主分类号： G06F5/06 文献下载
摘要：本发明是一种FPGA控制的DDR映射多个DDR_FIFO实现系统及方法。本发明涉及数字通信领域技术领域，本发明为了解决FPGA内高速数据缓存通道数量固定的问题，实现当DDR能够满足多个数据通道的总带宽和总缓存容量时，用户可根据缓存通道数量创建相应数量的DDR_FIFO，每个DDR_FIFO映射DDR中的一段地址，可根据需求调整每个DDR_FIFO缓存容量，DDR_FIFO的数据输入和输出都具有异步时钟，用于解决数据跨时钟域的问题，使用方式和FPGA内的FIFO相同，有效提高FPGA开发效率和硬件利用率。
一种 fpga 控制 ddr 映射 ddr_fifo 实现系统方法

[发明专利]单粒子翻转数据的实时分类标记方法及系统、设备-CN202011465432.1有效
发明人：邓玉良;苏通;殷中云;唐越;杨彬;李昂阳;庄伟坚 -专利权人：深圳市国微电子有限公司
申请日： 2020-12-14 - 公布日： 2023-10-10 - 主分类号： G06F5/06 文献下载
摘要：本发明提供了一种单粒子翻转数据的实时分类标记方法及系统、设备及存储介质，采用一级FIFO和二级FIFO，所述方法包括：判断芯片地址范围和一级FIFO的空满状态，对芯片对应地址的数据进行读取，将数据生成待标记的包文并依次存入所述一级FIFO；判断一级FIFO、二级FIFO的空满状态，将待标记的包文从一级FIFO搬移至二级FIFO；在搬移待标记的包文的过程中，若一级FIFO与二级FIFO的当前地址数据非同时正确或错误时，将二级FIFO中缓存的待标记的包文集中输出并完成类型标记。该方法可以实现试验数据的分类标记和统计，并完成对器件敏感电路模块的分析和重复试验确认，而无需试验后对全片的大量数据逐地址分析、统计，从而节省试验时间、提升单次试验的有效数据产出。
粒子翻转数据实时分类标记方法系统设备

[发明专利]事件缓冲器存储优先级区分-CN202310282130.8在审
发明人：马格努斯·吉伦哈马尔;马吉德·科尔桑·瓦基尔扎德 -专利权人：哲晰公司
申请日： 2023-03-22 - 公布日： 2023-09-22 - 主分类号： G06F5/06 文献下载
摘要：本公开涉及事件缓冲器存储优先级区分。一种方法包括：获得(1001)在车辆上的一个或多个传感器(22)的传感器数据；至少部分地基于传感器数据来确定(1003)与ADS相关的当前操作条件，当前操作条件至少包括车辆周围环境的状态和车辆的内部状态；确定(1004)预测要从当前操作条件演变出的即将到来的场景；基于对被预测场景的评估来推导(1005)其存储优先级得分(4)，该存储优先级得分(4)反映了预测的在事件缓冲器中对被预测场景的事件数据(40)进行冻结的相关性。本公开还涉缓冲器资源优先级区分系统、包括这种缓冲器资源优先级区分系统的车辆、以及相应的对应计算机程序产品和非易失性计算机可读存储介质。
事件缓冲器存储优先级区分

[发明专利]数据的处理方法、多输入输出队列电路及存储介质-CN202310700280.6有效
发明人：请求不公布姓名 -专利权人：摩尔线程智能科技（北京）有限责任公司
申请日： 2023-06-13 - 公布日： 2023-09-19 - 主分类号： G06F5/06 文献下载
摘要：本公开涉及信息处理技术领域，尤其涉及一种数据的处理方法、多输入输出队列电路及存储介质，所述处理方法包括：响应于处理器发送的写入请求，获取所述写入请求对应的待写入数据，并确定所述待写入数据对应的第一队列标识，而后根据所述第一队列标识，得到所述待写入数据在第一待访问空间中对应的第一待访问地址，再基于所述第一待访问地址，将所述待写入数据存储至所述第一待访问空间。本公开实施例可通过多输入输出队列电路中的随机存取存储器中的待访问空间代替FIFO队列，使多个FIFO队列可通过一个随机存取存储器即可实现，有利于节约多个FIFO自身占用的芯片的逻辑空间。
数据处理方法输入输出队列电路存储介质

[发明专利]位宽匹配电路、数据写入装置、数据读出装置和电子设备-CN201880002827.2有效
发明人：李耀合;谭波;颜晓东 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2018-12-14 - 公布日： 2023-09-08 - 主分类号： G06F5/06 文献下载
摘要：一种位宽匹配电路、数据写入装置、数据读出装置以及电子设备，位宽匹配电路包括：缓存阵列(101)、写入控制单元(102)、读出控制单元(103)，所述缓存阵列(101)包括多个缓存模块(111)，每个缓存模块(111)包括n个缓存单元，每个缓存单元用于缓存一位数据，n为非零整数；在向所述缓存阵列(101)写入数据时，所述多个缓存模块(111)被分成a1组，其中每组包括b1个所述缓存模块(111)，所述写入控制单元(102)用于控制向a1组中的第i组缓存模块写入数据，写入数据的位宽为b1*n位，a1、b1为非零整数，i为小于等于a1的非零整数；在从所述缓存阵列(101)中读出数据时，所述多个缓存模块(111)被分成a2组，其中每组包括b2个缓存模块(111)，所述读出控制单元(103)用于控制从a2组中第j组缓存模块读出数据，读出数据的位宽为b2*n位，a2、b2为非零整数，j为小于等于a2的非零整数。位宽匹配电路可实现位宽任意匹配的解决方案。
匹配电路数据写入装置读出电子设备

[发明专利]异步FIFO存储器-CN202310701932.8在审
发明人：王晓卫;李京;肖思龙;李兆升 -专利权人：美新半导体（天津）有限公司
申请日： 2023-06-13 - 公布日： 2023-08-25 - 主分类号： G06F5/06 文献下载
摘要：本发明提供一种异步FIFO存储器，其包括双端口SRAM，所述异步FIFO存储器具有FIFO模式和连续模式，在FIFO模式下不允许写入的数据覆盖已写入的最旧数据并支持异步同时读写，在每次写时，将数据写入写指针指向的地址，之后将所述写指针自加1，在每次读时，将读指针指向的数据读出，之后将所述读指针自加1；在连续模式下允许写入的数据覆盖已写入的最旧数据并支持异步同时读写，当所述异步FIFO满后去读所述异步FIFO时，将所述写指针加1赋值给所述读指针，将所述读指针指向的数据读出，之后将所述读指针自加1。这样，所述异步FIFO存储器可以支持满后可覆盖，并且在满后读时避免了将最新数据读出的错误情况。
异步 fifo 存储器

[发明专利]一种用于降低多核处理器加载延时的方法、系统及装置-CN202111122610.5有效
发明人：韩新辉;王飞 -专利权人：苏州睿芯集成电路科技有限公司
申请日： 2021-09-24 - 公布日： 2023-08-11 - 主分类号： G06F5/06 文献下载
摘要：本发明提供了一种用于降低多核处理器加载延时的方法、系统及装置，该方法包括：在多核CPU架构中设置TPHB区域，所述TPHB区域是一个缓冲存储区；当CPU请求与其他请求仲裁标签流水线获胜，并命中缓存后，参与数据流水线仲裁，若CPU请求参与所述数据流水线仲裁失败，则将CPU请求导入所述TPHB区域，继续参与数据流水线仲裁；直至CPU请求在参与数据流水线仲裁中获胜，访问数据存储器，并返回相应的数据，完成加载。本方案能够有效提升针对加载的数据处理效率，实现简便，不增加额外的硬件资源消耗。
一种用于降低多核处理器加载延时方法系统装置

[发明专利]一种数据传输控制方法、装置、FPGA及介质-CN202011148294.4有效
发明人：王媛丽;阚宏伟;王江为;杨乐;赵坤 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2020-10-23 - 公布日： 2023-08-11 - 主分类号： G06F5/06 文献下载
摘要：本申请公开了一种数据传输控制方法、装置、FPGA、介质，该方法包括：向接收端FPGA的第二kernel发送数据帧；接收所述第二kernel发送的ACK响应帧；根据所述ACK响应帧中的接收信用使用字段、帧响应序列号、接收端缓存剩余空间大小以及本地保存的发送信用消耗数据对本地数据发送端口的数据流量进行控制，其中，所述发送信用消耗数据表示所述第一kernel已向所述第二kernel发送的数据量。这样能够根据接收端的情况对发送端的数据传输进行自动控制，能够充分利用带宽，又不造成数据丢失。
一种数据传输控制方法装置 fpga 介质

[发明专利]一种基于FPGA的多通道触发异步调度系统及方法-CN202310070611.2有效
发明人：孔洁;梁根源;颜俊伟 -专利权人：中国科学院近代物理研究所
申请日： 2023-01-19 - 公布日： 2023-08-08 - 主分类号： G06F5/06 文献下载
摘要：本发明涉及一种基于FPGA的多通道触发异步调度系统及方法，包括FPGA系统，其中，FPGA系统内设置有：通道采样模块，用于对电子学信号进行对应通道的采样，得到对应通道的采样点数据；通道独立处理模块，用于接收对应通道采样模块传输的采样点数据，进行相应多个采样点数据的组帧，并生成有效信号；总体调度模块，用于进行各通道之间的通道标识比较和相应数据的记录，将顺序的数据帧存储至对应的寄存器组内，并将相应数量的寄存器内容依次打出；阵列读出模块，用于将调度完成的数据帧进行并串转换，并与数据读出接口进行位宽匹配，本发明可广泛用于核探测器高集成度读出电子学信号采集传输领域中。
一种基于 fpga 通道触发异步调度系统方法

[发明专利]一种帧率获取方法、装置、电子设备及存储介质-CN202310323921.0在审
发明人：王金哲;赵海春;张炯明 -专利权人：元心信息科技集团有限公司
申请日： 2023-03-29 - 公布日： 2023-07-28 - 主分类号： G06F5/06 文献下载
摘要：本申请实施例提供了一种帧率获取方法、装置、电子设备及存储介质，涉及计算机技术领域。该方法包括：每当对图形库中目标帧缓冲区中的已渲染图层对应的画面进行显示时，获取位置交换操作完成时的系统时间戳，并将所述系统时间戳通过先入先出FIFO管道发送至预设系统服务并存储；在满足预设帧率计算触发条件时，通过所述预设系统服务根据存储的各系统时间戳获取显示画面的帧率，并将所述帧率存储至预设接口库中。通过FIFO管道进行时间的传递并在预设系统服务中完成计算的过程与现有技术相比，对于系统资源的占用量更小；使计算结果能存储在统一的预设接口库中，相较于现有技术更便于后续对计算结果的收集和分析。
一种获取方法装置电子设备存储介质

[发明专利]先进先出缓冲装置、控制方法、芯片及电子设备-CN202310538773.4在审
发明人：秦晨钟;李晓;欧阳帆 -专利权人：芯海科技（深圳）股份有限公司
申请日： 2023-05-12 - 公布日： 2023-07-28 - 主分类号： G06F5/06 文献下载
摘要：本申请实施例提供了一种先进先出缓冲装置、控制方法、芯片及电子设备，该先进先出缓冲装置，包括：存储模块，用于基于写操作将数据存储在FIFO存储器中，基于读操作读取存储在FIFO存储器的数据；控制模块，用于基于FIFO存储器存储数据的数据量和中断条件产生中断事件；在产生该中断事件后，检测该中断事件触发的第一操作，并基于是否检测到该第一操作再次产生该中断事件。采用该实施例，能够基于是否检测到中断事件触发的操作再次产生该中断事件，进而降低中断事件被忽略而导致数据读写出现问题。
先进缓冲装置控制方法芯片电子设备

[发明专利]一种气体采样快速响应的处理方法-CN202310226218.8在审
发明人：曹利峰;陈涛 -专利权人：天津智易时代科技发展有限公司
申请日： 2023-03-10 - 公布日： 2023-07-25 - 主分类号： G06F5/06 文献下载
摘要：本发明公开一种气体采样快速响应的处理方法，将气体传感器实时监测获得的气体采样数据通过设置的三级数据循环队列以及三级数据滤波队列进行处理；数据循环队列存储气体采样值，采用先进先出的方式，实现逐步循环更新数据，后级数据循环队列存储前级数据循环队列的滤波后的均值数据；数据滤波队列用于对应的数据循环队列数据的排序数据，用于滤波均值算法。本发明能达到环境稳定时，气体采集数据变化稳定，环境快速变化时，气体采集数据能实现快速响应。
一种气体采样快速响应处理方法

[发明专利]具有集成特定领域加速器的处理系统-CN202080106331.7在审
发明人：王雨豪;杜朝阳;陈彦光;韩伟;李双辰;薛菲;郑宏忠 -专利权人：阿里巴巴集团控股有限公司
申请日： 2020-12-22 - 公布日： 2023-07-14 - 主分类号： G06F5/06 文献下载
摘要：本发明实施例通过向传统指令集架构(ISA)添加附加指令，并进一步添加加速器接口单元(130)到处理系统(100)以响应附加指令并与DSA交互，将若干领域特定加速器(DSA1‑DSAn)集成到传统处理系统(100)中在同一芯片上操作。
具有集成特定领域加速器处理系统

[发明专利]一种面向多核处理器的向量数据的处理方法及装置-CN202310277393.X有效
发明人：孔令军;王贤坤;邹晓峰;庞兆春;林宁亚 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-03-21 - 公布日： 2023-07-14 - 主分类号： G06F5/06 文献下载
摘要：本发明提出一种面向多核处理器的向量数据的处理方法、装置、设备及介质。方法包括：混合指令队列确认对接收的向量操作码处理的优先级，按照所述处理优先级依次获取执行所述向量操作码的向量计算单元的当前状态；根据所述当前状态判断是否将所述向量操作码发送给执行所述向量操作码的向量计算单元进行计算，以及判断是否继续将所述向量计算单元执行的向量操作码下发给所述混合指令队列。本发明公开的方案提高了对向量数据处理的效率，同时保障了时效性和计算速度。
一种面向多核处理器向量数据处理方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 277 条