[发明专利]一种异步数据传输方法和结构在审
| 申请号： | 201911100628.8 | 申请日： | 2019-11-12 |
| 公开（公告）号： | CN110825344A | 公开（公告）日： | 2020-02-21 |
| 发明（设计）人： | 胡权;刘艳丽;张璐;张旭;冯彦朝;朱青山;徐华丽;江南;谢文俊;郭御风;张明;马卓 | 申请（专利权）人： | 天津飞腾信息技术有限公司 |
| 主分类号： | G06F5/06 | 分类号： | G06F5/06 |
| 代理公司： | 长沙轩荣专利代理有限公司 43235 | 代理人： | 罗莎 |
| 地址： | 300450 天津市滨海新*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种异步数据传输方法和结构，在需要写入数据时，数据首先写入同步FIFO存储器，当同步FIFO存储器非空且异步FIFO存储器非满时，逻辑模块使能同步FIFO存储器的读信号和异步FIFO存储器的写信号，将写入同步FIFO存储器的数据传递到异步FIFO存储器中，直至同步FIFO存储器中为空或者异步FIFO存储器为满；需要读取数据时，数据直接从异步FIFO中直接读出；通过查询同步FIFO存储器获知当前FIFO存储器的有效数据条目。本发明将同步FIFO存储器和异步FIFO存储器结合使用，既能满足数据跨时钟传递，又能获取当前FIFO存储器内部有效数据条目，最大限度的降低了逻辑的复杂度，解决了现有技术中读/写信号持续周期与FIFO存储器使用的时钟关系不确定而引起可靠性较差的技术问题。 | ||
| 搜索关键词： | 一种 异步 数据传输 方法 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津飞腾信息技术有限公司，未经天津飞腾信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911100628.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于FIFO存储的迭代型NTT系统-202310710946.6
- 陈涧升;崔益军;牛万泽;刘伟强;王成华 - 南京航空航天大学
- 2023-06-15 - 2023-10-17 - G06F5/06
- 本发明公开了一种基于FIFO存储的迭代型NTT系统，包括存储地址控制单元、FIF0输入控制单元、第一FIFO存储单元、第二FIFO存储单元、第三FIFO存储单元、FIFO输出控制单元、蝶形运算单元和分布式ROM；蝶形运算单元输出的运算结果按照当前级对应的地址存入其中两个FIFO存储单元，在存入完毕后上下两路输入数据按照数论变换变化规则从FIFO存储单元输出到蝶形运算单元进行运算；第一FIFO存储单元、第二FIFO存储单元、第三FIFO存储单元交替存取，根据当前级数以及相应的蝶形运算次数，两两成组完成NTT地址变换。本发明可以提升FPGA的片上资源利用效率，提升系统最大运行频率以及系统整体性能表现。
- 一种FPGA控制的DDR映射多个DDR_FIFO实现系统及方法-202210535347.0
- 赵浩然;侯强 - 赵浩然
- 2022-05-17 - 2023-10-10 - G06F5/06
- 本发明是一种FPGA控制的DDR映射多个DDR_FIFO实现系统及方法。本发明涉及数字通信领域技术领域，本发明为了解决FPGA内高速数据缓存通道数量固定的问题，实现当DDR能够满足多个数据通道的总带宽和总缓存容量时，用户可根据缓存通道数量创建相应数量的DDR_FIFO，每个DDR_FIFO映射DDR中的一段地址，可根据需求调整每个DDR_FIFO缓存容量，DDR_FIFO的数据输入和输出都具有异步时钟，用于解决数据跨时钟域的问题，使用方式和FPGA内的FIFO相同，有效提高FPGA开发效率和硬件利用率。
- 单粒子翻转数据的实时分类标记方法及系统、设备-202011465432.1
- 邓玉良;苏通;殷中云;唐越;杨彬;李昂阳;庄伟坚 - 深圳市国微电子有限公司
- 2020-12-14 - 2023-10-10 - G06F5/06
- 本发明提供了一种单粒子翻转数据的实时分类标记方法及系统、设备及存储介质，采用一级FIFO和二级FIFO，所述方法包括：判断芯片地址范围和一级FIFO的空满状态，对芯片对应地址的数据进行读取，将数据生成待标记的包文并依次存入所述一级FIFO；判断一级FIFO、二级FIFO的空满状态，将待标记的包文从一级FIFO搬移至二级FIFO；在搬移待标记的包文的过程中，若一级FIFO与二级FIFO的当前地址数据非同时正确或错误时，将二级FIFO中缓存的待标记的包文集中输出并完成类型标记。该方法可以实现试验数据的分类标记和统计，并完成对器件敏感电路模块的分析和重复试验确认，而无需试验后对全片的大量数据逐地址分析、统计，从而节省试验时间、提升单次试验的有效数据产出。
- 事件缓冲器存储优先级区分-202310282130.8
- 马格努斯·吉伦哈马尔;马吉德·科尔桑·瓦基尔扎德 - 哲晰公司
- 2023-03-22 - 2023-09-22 - G06F5/06
- 本公开涉及事件缓冲器存储优先级区分。一种方法包括：获得(1001)在车辆上的一个或多个传感器(22)的传感器数据；至少部分地基于传感器数据来确定(1003)与ADS相关的当前操作条件，当前操作条件至少包括车辆周围环境的状态和车辆的内部状态；确定(1004)预测要从当前操作条件演变出的即将到来的场景；基于对被预测场景的评估来推导(1005)其存储优先级得分(4)，该存储优先级得分(4)反映了预测的在事件缓冲器中对被预测场景的事件数据(40)进行冻结的相关性。本公开还涉缓冲器资源优先级区分系统、包括这种缓冲器资源优先级区分系统的车辆、以及相应的对应计算机程序产品和非易失性计算机可读存储介质。
- 数据的处理方法、多输入输出队列电路及存储介质-202310700280.6
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-06-13 - 2023-09-19 - G06F5/06
- 本公开涉及信息处理技术领域，尤其涉及一种数据的处理方法、多输入输出队列电路及存储介质，所述处理方法包括：响应于处理器发送的写入请求，获取所述写入请求对应的待写入数据，并确定所述待写入数据对应的第一队列标识，而后根据所述第一队列标识，得到所述待写入数据在第一待访问空间中对应的第一待访问地址，再基于所述第一待访问地址，将所述待写入数据存储至所述第一待访问空间。本公开实施例可通过多输入输出队列电路中的随机存取存储器中的待访问空间代替FIFO队列，使多个FIFO队列可通过一个随机存取存储器即可实现，有利于节约多个FIFO自身占用的芯片的逻辑空间。
- 位宽匹配电路、数据写入装置、数据读出装置和电子设备-201880002827.2
- 李耀合;谭波;颜晓东 - 深圳市汇顶科技股份有限公司
- 2018-12-14 - 2023-09-08 - G06F5/06
- 一种位宽匹配电路、数据写入装置、数据读出装置以及电子设备，位宽匹配电路包括：缓存阵列(101)、写入控制单元(102)、读出控制单元(103)，所述缓存阵列(101)包括多个缓存模块(111)，每个缓存模块(111)包括n个缓存单元，每个缓存单元用于缓存一位数据，n为非零整数；在向所述缓存阵列(101)写入数据时，所述多个缓存模块(111)被分成a1组，其中每组包括b1个所述缓存模块(111)，所述写入控制单元(102)用于控制向a1组中的第i组缓存模块写入数据，写入数据的位宽为b1*n位，a1、b1为非零整数，i为小于等于a1的非零整数；在从所述缓存阵列(101)中读出数据时，所述多个缓存模块(111)被分成a2组，其中每组包括b2个缓存模块(111)，所述读出控制单元(103)用于控制从a2组中第j组缓存模块读出数据，读出数据的位宽为b2*n位，a2、b2为非零整数，j为小于等于a2的非零整数。位宽匹配电路可实现位宽任意匹配的解决方案。
- 异步FIFO存储器-202310701932.8
- 王晓卫;李京;肖思龙;李兆升 - 美新半导体（天津）有限公司
- 2023-06-13 - 2023-08-25 - G06F5/06
- 本发明提供一种异步FIFO存储器，其包括双端口SRAM，所述异步FIFO存储器具有FIFO模式和连续模式，在FIFO模式下不允许写入的数据覆盖已写入的最旧数据并支持异步同时读写，在每次写时，将数据写入写指针指向的地址，之后将所述写指针自加1，在每次读时，将读指针指向的数据读出，之后将所述读指针自加1；在连续模式下允许写入的数据覆盖已写入的最旧数据并支持异步同时读写，当所述异步FIFO满后去读所述异步FIFO时，将所述写指针加1赋值给所述读指针，将所述读指针指向的数据读出，之后将所述读指针自加1。这样，所述异步FIFO存储器可以支持满后可覆盖，并且在满后读时避免了将最新数据读出的错误情况。
- 一种用于降低多核处理器加载延时的方法、系统及装置-202111122610.5
- 韩新辉;王飞 - 苏州睿芯集成电路科技有限公司
- 2021-09-24 - 2023-08-11 - G06F5/06
- 本发明提供了一种用于降低多核处理器加载延时的方法、系统及装置，该方法包括：在多核CPU架构中设置TPHB区域，所述TPHB区域是一个缓冲存储区；当CPU请求与其他请求仲裁标签流水线获胜，并命中缓存后，参与数据流水线仲裁，若CPU请求参与所述数据流水线仲裁失败，则将CPU请求导入所述TPHB区域，继续参与数据流水线仲裁；直至CPU请求在参与数据流水线仲裁中获胜，访问数据存储器，并返回相应的数据，完成加载。本方案能够有效提升针对加载的数据处理效率，实现简便，不增加额外的硬件资源消耗。
- 一种数据传输控制方法、装置、FPGA及介质-202011148294.4
- 王媛丽;阚宏伟;王江为;杨乐;赵坤 - 浪潮（北京）电子信息产业有限公司
- 2020-10-23 - 2023-08-11 - G06F5/06
- 本申请公开了一种数据传输控制方法、装置、FPGA、介质，该方法包括：向接收端FPGA的第二kernel发送数据帧；接收所述第二kernel发送的ACK响应帧；根据所述ACK响应帧中的接收信用使用字段、帧响应序列号、接收端缓存剩余空间大小以及本地保存的发送信用消耗数据对本地数据发送端口的数据流量进行控制，其中，所述发送信用消耗数据表示所述第一kernel已向所述第二kernel发送的数据量。这样能够根据接收端的情况对发送端的数据传输进行自动控制，能够充分利用带宽，又不造成数据丢失。
- 一种基于FPGA的多通道触发异步调度系统及方法-202310070611.2
- 孔洁;梁根源;颜俊伟 - 中国科学院近代物理研究所
- 2023-01-19 - 2023-08-08 - G06F5/06
- 本发明涉及一种基于FPGA的多通道触发异步调度系统及方法，包括FPGA系统，其中，FPGA系统内设置有：通道采样模块，用于对电子学信号进行对应通道的采样，得到对应通道的采样点数据；通道独立处理模块，用于接收对应通道采样模块传输的采样点数据，进行相应多个采样点数据的组帧，并生成有效信号；总体调度模块，用于进行各通道之间的通道标识比较和相应数据的记录，将顺序的数据帧存储至对应的寄存器组内，并将相应数量的寄存器内容依次打出；阵列读出模块，用于将调度完成的数据帧进行并串转换，并与数据读出接口进行位宽匹配，本发明可广泛用于核探测器高集成度读出电子学信号采集传输领域中。
- 一种帧率获取方法、装置、电子设备及存储介质-202310323921.0
- 王金哲;赵海春;张炯明 - 元心信息科技集团有限公司
- 2023-03-29 - 2023-07-28 - G06F5/06
- 本申请实施例提供了一种帧率获取方法、装置、电子设备及存储介质，涉及计算机技术领域。该方法包括：每当对图形库中目标帧缓冲区中的已渲染图层对应的画面进行显示时，获取位置交换操作完成时的系统时间戳，并将所述系统时间戳通过先入先出FIFO管道发送至预设系统服务并存储；在满足预设帧率计算触发条件时，通过所述预设系统服务根据存储的各系统时间戳获取显示画面的帧率，并将所述帧率存储至预设接口库中。通过FIFO管道进行时间的传递并在预设系统服务中完成计算的过程与现有技术相比，对于系统资源的占用量更小；使计算结果能存储在统一的预设接口库中，相较于现有技术更便于后续对计算结果的收集和分析。
- 先进先出缓冲装置、控制方法、芯片及电子设备-202310538773.4
- 秦晨钟;李晓;欧阳帆 - 芯海科技（深圳）股份有限公司
- 2023-05-12 - 2023-07-28 - G06F5/06
- 本申请实施例提供了一种先进先出缓冲装置、控制方法、芯片及电子设备，该先进先出缓冲装置，包括：存储模块，用于基于写操作将数据存储在FIFO存储器中，基于读操作读取存储在FIFO存储器的数据；控制模块，用于基于FIFO存储器存储数据的数据量和中断条件产生中断事件；在产生该中断事件后，检测该中断事件触发的第一操作，并基于是否检测到该第一操作再次产生该中断事件。采用该实施例，能够基于是否检测到中断事件触发的操作再次产生该中断事件，进而降低中断事件被忽略而导致数据读写出现问题。
- 一种气体采样快速响应的处理方法-202310226218.8
- 曹利峰;陈涛 - 天津智易时代科技发展有限公司
- 2023-03-10 - 2023-07-25 - G06F5/06
- 本发明公开一种气体采样快速响应的处理方法，将气体传感器实时监测获得的气体采样数据通过设置的三级数据循环队列以及三级数据滤波队列进行处理；数据循环队列存储气体采样值，采用先进先出的方式，实现逐步循环更新数据，后级数据循环队列存储前级数据循环队列的滤波后的均值数据；数据滤波队列用于对应的数据循环队列数据的排序数据，用于滤波均值算法。本发明能达到环境稳定时，气体采集数据变化稳定，环境快速变化时，气体采集数据能实现快速响应。
- 具有集成特定领域加速器的处理系统-202080106331.7
- 王雨豪;杜朝阳;陈彦光;韩伟;李双辰;薛菲;郑宏忠 - 阿里巴巴集团控股有限公司
- 2020-12-22 - 2023-07-14 - G06F5/06
- 本发明实施例通过向传统指令集架构(ISA)添加附加指令，并进一步添加加速器接口单元(130)到处理系统(100)以响应附加指令并与DSA交互，将若干领域特定加速器(DSA1‑DSAn)集成到传统处理系统(100)中在同一芯片上操作。
- 一种面向多核处理器的向量数据的处理方法及装置-202310277393.X
- 孔令军;王贤坤;邹晓峰;庞兆春;林宁亚 - 苏州浪潮智能科技有限公司
- 2023-03-21 - 2023-07-14 - G06F5/06
- 本发明提出一种面向多核处理器的向量数据的处理方法、装置、设备及介质。方法包括：混合指令队列确认对接收的向量操作码处理的优先级，按照所述处理优先级依次获取执行所述向量操作码的向量计算单元的当前状态；根据所述当前状态判断是否将所述向量操作码发送给执行所述向量操作码的向量计算单元进行计算，以及判断是否继续将所述向量计算单元执行的向量操作码下发给所述混合指令队列。本发明公开的方案提高了对向量数据处理的效率，同时保障了时效性和计算速度。
- 报文指针管理装置、报文指针管理方法及芯片-202111662766.2
- 龚源泉;徐子轩;夏杰 - 苏州盛科通信股份有限公司
- 2021-12-31 - 2023-07-11 - G06F5/06
- 本申请提供了一种报文指针管理装置、报文指针管理方法及芯片，应用于多个通道的报文传输，报文包括总线宽度相等的多个数据块，报文指针管理装置包括：报文指针缓存，为每个通道配置一存储空间，以用于存储报文指针和报文的尾数据块标志；多个通道状态存储器，与多个通道对应设置，存储有对应的通道的存储空间的读地址和写地址；以及尾数据信息FIFO，用于存储报文的错误信息标志；报文指针管理装置被配置为：读取报文指针时，响应于错误信息标志为1时，释放存储于报文指针缓存中的报文指针。本申请采用缓存各通道单个报文的所有指针的方法，因此回收报文指针的时候，不需要读取记录数据缓存地址的指针存储器，只需要读取报文指针缓存即可得到一个报文的所有指针。
- 一种数据处理方法及装置-202310460612.8
- 袁暾;郭旭晨;王梓谦;马亮 - 南京天朗防务科技有限公司
- 2023-04-26 - 2023-07-11 - G06F5/06
- 本发明公开了一种数据处理方法及装置，应用于NUMA架构中，其中数据处理方法包括：接收节点将待处理数据轮询分发到多个中间节点；中间节点取出各自的第一环形缓冲空间队列中的待处理数据，利用数据处理链路对待处理数据进行处理；中间节点将处理后的数据发送到各自的第二环形缓冲空间队列中；发送节点将所有第二环形缓冲空间队列中的数据取出，经过排序后发送到下一级系统；本发明在每一个节点上都部署一个完整的数据处理链路，这样每个节点都能独立完成一个数据处理流程，另外利用环形缓冲空间队列实现数据的轮询接收与发送，实现高效率的处理数据而且实时性高，能够最大程度的利用处理器的资源。
- 数据处理方法、电子设备及存储介质-202310350359.0
- 吴智龙;赵密;陈熙;王雷 - 深圳市正浩创新科技股份有限公司
- 2023-03-28 - 2023-06-30 - G06F5/06
- 本申请涉及计算机技术领域，提供了一种数据处理方法、电子设备及存储介质，数据处理方法包括：在预设的存储区域中写入了新的数据帧之后，计算所述新的数据帧的结束位置至前一分段位置的数据长度；若所述数据长度大于预设长度，则将前一个数据帧的结束位置确定为新的分段位置；响应于数据读取指令，依次读取相邻两个分段位置之间的数据，将所述数据至所述数据读取指令指定的接收方。上述方法能够确保读取的数据是完整的，从而避免数据丢失或错乱的问题。
- 用于计算设备中的动态缓冲器大小设定的系统和方法-201880042337.5
- V·K·班杜尔普塔帕;U·拉奥;K·德赛 - 高通股份有限公司
- 2018-06-01 - 2023-06-30 - G06F5/06
- 公开了用于动态地控制计算设备(“PCD”)中的计算设备中的缓冲器大小的方法和系统。监控模块确定为PCD的多个组件定义第一活动级别的第一使用情况。基于第一使用情况，将多个缓冲器设置为第一缓冲器大小。每个缓冲器与所述多个组件中的一个组件相关联，并且每个缓冲器的第一缓冲器大小是基于相关联组件的第一活动级别的。确定PCD的不同于第一使用情况的第二使用情况。第二使用情况为所述多个组件定义第二活动级别。基于第二使用情况将至少一个缓冲器设置为不同于第一缓冲器大小的第二缓冲器大小。
- 一种共享缓冲区的FC消息接收管理方法-201811472010.X
- 李斌;王晓华;蒲恺;薛楠;武健;李晓庆 - 中国航空工业集团公司西安航空计算技术研究所
- 2018-12-04 - 2023-06-30 - G06F5/06
- 本发明为FC通信节点接收功能单元提供一种基于msgid的消息接收管理方法，依据上层应用消息的业务类型，在主机内存中分别为每种类型业务分配一个接收缓冲区，并在FPGA逻辑中建立相应的管理单元。相同类型的消息共享接收缓冲区及管理单元，由FPGA逻辑为每个消息分别维护一个链表，其中保存消息所在缓冲区中缓冲单元的索引，支持软件基于msgid接收消息。本发明有效满足软件按照msgid发送和接收消息的需求，同时尽可能在有限的FPGA逻辑资源中管理更多数量的msgid，并针对单个消息提高缓冲深度。
- 异步FIFO存储器-202211610144.X
- 王晓卫;李京;李兆升;缪淦昌 - 美新半导体（无锡）有限公司
- 2022-12-14 - 2023-06-27 - G06F5/06
- 本发明提供一种异步FIFO存储器，其包括：同步FIFO存储器和异步缓存器。若有写请求则将数据写入所述同步FIFO存储器，所述同步FIFO存储器具有FIFO模式和连续模式，在FIFO模式下不允许写入的数据覆盖已写入的最旧数据，在连续模式下允许写入的数据覆盖已写入的最旧数据。若有读请求则从所述异步缓存器中读出数据，所述异步缓存器缓存从所述同步FIFO存储器读出的数据，所述异步缓存器满后则不允许写入，所述异步缓存器的容量小于所述同步FIFO存储器的容量。这样，节省了存储器的面积，提高了存储器的利用率。
- 一种实现先入先出队列的方法及装置-201710657079.9
- 代开勇;黄勃;徐科 - 深圳市中兴微电子技术有限公司
- 2017-08-03 - 2023-06-27 - G06F5/06
- 一种实现异步先入先出队列(FIFO)的方法及装置，包括：确定数据的读时钟频率和写时钟频率的大小；根据读时钟频率和写时钟频率的大小，对异步FIFO进行跨时钟域FIFO处理和大容量同步缓存处理。本发明实施例降低了大容量异步FIFO设计的面积。
- 一种先入先出存储器、读写数据的方法、装置及介质-202310092697.9
- 荆晓龙;马恒;王明明;王凛 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-02-03 - 2023-06-23 - G06F5/06
- 本申请公开了一种先入先出存储器、读写数据的方法、装置及介质，涉及存储器领域。该先入先出存储器中，通过添加一级缓存模块，使得先入先出存储器具有较高的性能；当输入数据写入时，优先写入一级缓存模块。只有该模块写满时，才会向RAM中写入数据。读取数据，永远从一级缓存模块中直接读取。如果在读取过程中，发生了一级缓存模块非满的情况，从RAM中读取数据，去填充一级缓存模块的空闲位置，实现了预读功能，降低了读写延迟，即在提高先入先出存储器性能的情况下，降低了读写延迟。此外，本申请还提供一种读写数据的方法、装置以及计算机可读存储介质，效果同上。
- 一种高并发场景下调节访问下游流速的方法及存储介质-202310279199.5
- 李俊强;李亮;刘天柏 - 江苏苏宁银行股份有限公司
- 2023-03-21 - 2023-06-23 - G06F5/06
- 本发明公开了一种高并发场景下调节访问下游流速的方法及存储介质。该方法包括接收用户发起的贷款请求信息，并将贷款请求信息存入数据库的多个队列中，且将贷款请求信息的状态设置为未处理，同时标注归属队列，根据进入时间对贷款请求信息进行排序；调度中心从队列中按顺序取出贷款请求信息，并结合设定的单位时间流速最大笔数A和用以表示单位时间内已处理请求笔数的计数变量B判断是否满足访问下游资源条件，若不满足，则等待，直至满足访问下游资源条件，若满足，则调用下游系统，同时更新计数变量为B+1，并更新队列。本发明专门针对高并发场景下，通过缓存队列调度、限时流量参数设定等方法，实现可配置化控制访问下游系统流量的解决方案。
- 一种基于数据包效用值的缓存替换方法-202010980194.1
- 汪淑娟;马芳菲 - 昆明理工大学
- 2020-09-17 - 2023-06-16 - G06F5/06
- 本发明涉及一种基于数据包效用值的缓存替换方法，属于无线通信技术领域。本发明包括计算数据包的解码贡献值和被请求的密度，再根据设计的效用值计算公式计算缓存空间中每个数据包的效用值并替换效用值最小的数据包。本发明不仅能够将高流行度的数据包缓存下来，而且对高解码贡献值的数据包也有很好的响应，有利于降低按需广播网络中系统的响应时间和提高客户端的缓存命中率。
- 基于嵌入式串口模块的数据收发方法及装置-202310260862.7
- 任文龙;陈路;敬维;由易松;刘轩 - 四川九洲电器集团有限责任公司
- 2023-03-17 - 2023-06-13 - G06F5/06
- 本发明涉及一种基于嵌入式串口模块的数据收发方法及装置，属于串口数据收发技术领域，解决了现有技术中串口模块软硬件耦合性强以及难以监控数据收发过程的问题。数据收发方法包括：当外部数据存入至硬件FIFO缓冲区时，触发串口ISR；在串口ISR中，读取全部外部数据并存入环形缓冲区；对环形缓冲区中存入的外部数据进行解析，将得到的接收的数据帧存储至接收队列供用户端使用，同时将得到的ACK信息存入至ACK帧队列用于判断数据是否发送成功；当需要进行ACK回传时，将ACK帧和用户端需要发送的数据帧存入发送队列；当发送队列中存储有帧数据时，按照帧的先后顺序读取帧数据并写入到硬件FIFO缓冲区进行发送。实现了软硬件的解耦以及对数据收发过程的监控。
- 一种基于源同步的分布式异步FIFO数据交互方法及FIFO结构-202110217695.9
- 于飞;尹莉;巨新刚;贾一鸣;刘彩苗 - 西安微电子技术研究所
- 2021-02-26 - 2023-05-09 - G06F5/06
- 本发明公开了一种基于源同步的分布式异步FIFO数据交互方法及FIFO结构，包括以下步骤：发送端产生写操作并维护写指针，将写时钟、写使能及写数据信号通过源同步的方式输出到接收端；发送端根据源同步输入的读时钟、读使能信号维护读指针，并将读指针同步到写时钟域下，维护满/非满信号；接收端产生读操作并维护读指针，将读时钟、读使能信号通过源同步的方式输出到发送端；接收端根据源同步输入的写时钟、写使能及写数据信号维护写指针及写时钟域，并将写指针同步到读时钟域下，维护空/非空信号。本发明有效减少数据发送端和接收端之间数据互联线的数量，降低了物理实现难度，兼顾流量控制的高效数据传输，在有限资源开销的基础上提高能效比。
- 一种先入先出的FLASH数据存储方法、系统及终端-201910975277.9
- 王长喜;陈列勇;梁自平;杨会岭;集立业 - 深圳市蓝度汽车电控技术有限公司
- 2019-10-14 - 2023-04-25 - G06F5/06
- 本发明涉及汽车电子和车联网技术领域，一种先入先出的FLASH数据存储方法、系统及终端，所述的一种先入先出的FLASH数据存储方法包括：定义一种变长的数据块；查找空白区域，将数据块写入空白区域的最前端，并标记为有效；写入完成后读回检查是否写入成功；若不成功，将整块数据区重新写为0；若成功，将再录入数据顺延写入下一个空白区域。所述的一种先入先出的FLASH数据存储方法、系统及终端能够使FLASH存储器各个块均匀使用，导致部分块早衰。
- 视频处理方法、装置、电子组件及电子设备-202310014865.2
- 冯赵茂 - 北京象帝先计算技术有限公司
- 2023-01-06 - 2023-04-18 - G06F5/06
- 本公开提供一种视频处理方法、装置、电子组件及电子设备。该方法包括接收视频源数据；其中，所述视频源数据包括多个视频帧的像素数据；将每个视频帧的像素数据逐个缓存到每个视频帧对应的异步FIFO中，以对每个视频帧的像素数据进行时钟域转换；当有视频帧缓存到对应的异步FIFO中的像素数据的数量达到预设阈值时，开始将该异步FIFO中缓存的该视频帧的像素数据读取至显示设备；其中，所述异步FIFO的深度大于等于所述预设阈值。这种方法通过对异步FIFO的读写时机的控制，在一定程度上避免异步FIFO出现下溢出的问题。
- 数据处理方法、数据处理装置以及相关设备-202111015761.0
- 陈更;雷继棠;付明 - 华为技术有限公司
- 2021-08-31 - 2023-04-07 - G06F5/06
- 本申请提供了一种数据处理方法，应用于计算机领域。方法包括以下步骤：获取循环存储队列的第一全局读指针。循环存储队列包括多个存储区域。第一全局读指针指向多个存储区域中的第一存储区域。获取第一存储区域的第一写标识。第一写标识表征第一存储区域中已存储数据的空间大小。第一全局写指针确定第一存储区域中已被分配的空间大小。若第一存储区域中已存储数据的空间大小等于第一存储区域中已被分配的空间大小，则读取第一子区域中的第一数据。在本申请中，通过增加第一写标识，使得乱序commit不会影响读取的数据的正确性。因此，本申请可以通过乱序commit提高系统的运行效率。
- 专利分类
