“G06F5/10”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果38个，建议您升级VIP下载更多相关专利

[发明专利]数字藏品发放方法及装置-CN202310365440.6在审
发明人：宋书冉 -专利权人：蚂蚁区块链科技（上海）有限公司
申请日： 2023-04-04 - 公布日： 2023-08-08 - 主分类号： G06F5/10 文献下载
摘要：本说明书一个或多个实施例提供一种数字藏品发放方法及装置。其中，该方法应用于数字藏品发放平台，包括：响应于用户发起的针对链上发布的数字藏品的获取请求，从记录有尚未发放的数字藏品的藏品编号的编号队列中，确定出发放给所述用户的目标藏品编号，并将所述目标藏品编号从所述编号队列中取出；基于取出的目标藏品编号向区块链系统发起数字藏品发放交易，以由所述区块链系统基于所述数字藏品发放交易，将编号为所述目标藏品编号的数字藏品的归属权信息记录至所述用户的链上账户。
数字藏品发放方法装置

[发明专利]在收集收集器上负载期间可减少无序的对自动化分配系统中负载进行排序的方法-CN202010084624.1有效
发明人：让-米歇尔·科林;布兰丁·瓦彻;安托万·约格莱特;德里坦·内斯 -专利权人：萨沃伊公司;贡比涅技术大学
申请日： 2020-02-10 - 公布日： 2023-07-14 - 主分类号： G06F5/10 文献下载
摘要：一种用于对自动负载分配系统中负载进行排序的方法，该系统包括k≥2的k个源(S1‑S5)；至少一个目的地；k个FIFO型源缓冲设备，每个设备接收从k个源之一中出来的负载；收集器，收集从所述k个源缓冲设备中出来的负载并将其传送到所述至少一个目的地，所述收集器包括k个连续的节点，每个节点被配置为收集从所述源缓冲设备之一中出来的负载；所述控制系统被配置为处理客户订单，每个客户订单列出给定目的地的负载，并且每个给定目的地的负载都与目的地排序顺序号相关联。控制系统执行以下步骤：建立收集列表，该收集列表包含要收集的n个负载，并相对于目的地排序顺序号以上升顺序方式减少所述n个负载的无序，n个负载被容纳在源缓冲设备中，其中p(i)是第i个源缓冲设备中要收集的负载数；以及，控制(32)收集器和源缓冲设备，以遵循所述收集列表执行对收集器上负载的收集。
收集负载期间减少无序自动化分配系统进行排序方法

[发明专利]一种深度可拓展的先进先出存储装置-CN202310415612.6在审
发明人：张林;颜炳佳 -专利权人：上海磐启微电子有限公司
申请日： 2023-04-18 - 公布日： 2023-07-07 - 主分类号： G06F5/10 文献下载
摘要：本发明提供一种深度可拓展的先进先出存储装置，涉及存储器技术领域，包括：标准先进先出存储器，具有内部写使能端口、内部写数据端口和内部写满信号端口；写深度拓展模块，具有预设的拓展深度的数据存储空间，写深度拓展模块外部写使能信号有效且内部写满信号端口输出的内部写满信号无效时，控制内部写使能端口有效，以使得外部写入电路直接向内部写数据端口写入数据，以及在外部写使能信号有效且内部写满信号有效时，控制内部写使能端口无效，以缓存外部写入电路写入的具有拓展深度的数据，随后在内部写满信号无效时，控制内部写使能端口有效，以将缓存的数据写入标准先进先出存储器。有益效果是可以调整FIFO深度为任意值。
一种深度拓展先进存储装置

[发明专利]缓冲器系统及其操作方法-CN201810828168.X有效
发明人：郑承奎;权正贤;申原圭;洪道善 -专利权人：爱思开海力士有限公司
申请日： 2018-07-25 - 公布日： 2023-06-09 - 主分类号： G06F5/10 文献下载
摘要：本发明涉及一种缓冲器系统及其操作方法。缓冲器系统可以包括：缓冲器，其被配置为接收具有分配的优先级的输入数据，不管分配给输入数据的优先级如何而将输入数据储存在存储器堆栈中，以及按照分配给输入数据的优先级的次序来顺序地输出储存在存储器堆栈中的输入数据。
缓冲器系统及其操作方法

[发明专利]一种FIFO存储器的深度设置方法、系统及电子设备-CN202211519259.8有效
发明人：沈欣舞;李树青 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-11-30 - 公布日： 2023-03-03 - 主分类号： G06F5/10 文献下载
摘要：本申请公开了一种FIFO存储器的深度设置方法、系统及电子设备，所属的技术领域为芯片设计技术。FIFO存储器的深度设置方法包括：在目标芯片中设置包含统计分析模块的FIFO存储器；在目标芯片的芯片软件的运行过程中，利用统计分析模块获取FIFO存储器的高占用参数值和低占用参数值；其中，高占用参数值为FIFO存储器的已占用FIFO深度高于第一水位线的时长或次数，低占用参数值为FIFO存储器的已占用FIFO深度低于第二水位线的时长或次数；第一水位线高于第二水位线；根据高占用参数值和低占用参数值设置FIFO存储器的目标深度。本申请能够合理设置FIFO存储器的深度，提高芯片内部的数据传输性能。
一种 fifo 存储器深度设置方法系统电子设备

[发明专利]一种流量控制方法、装置及电子设备和存储介质-CN202011352372.2有效
发明人：夏超 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2020-11-26 - 公布日： 2023-02-28 - 主分类号： G06F5/10 文献下载
摘要：本申请公开了一种流量控制方法、装置及一种电子设备和计算机可读存储介质，该方法包括：接收上游模块发送的第一目标数据，并将第一目标数据存入缓存；其中，第一目标数据的流量大于预设流量；当流量计数值小于第一阈值时，在下游模块的反压作用下，缓存中的流量计数值累加；当流量计数值累加至第一阈值时，对上游模块进行反压，停止接收第一目标数据，在下游模块的反压解除的情况下，向下游模块输出缓存中的第一目标数据，流量计数值减少；当流量计数值减少至第二阈值时，对上游模块的反压解除，继续接收第一目标数据；其中，第二阈值小于第一阈值。由此可见，本申请提供的流量控制方法，提升流量传输系统流量的稳定性和正确性。
一种流量控制方法装置电子设备存储介质

[发明专利]异步缓存装置、处理器及计算机设备-CN202210794612.7在审
发明人：段楠 -专利权人：深圳云豹智能有限公司
申请日： 2022-07-07 - 公布日： 2022-09-20 - 主分类号： G06F5/10 文献下载
摘要：本申请提供一种异步缓存装置、处理器及计算机设备。所述异步缓存装置，包括：第一异步缓存模块、第二异步缓存模块、比较模块。其中，所述第一异步缓存模块，用于根据源端使用的第一控制信号写入所述源端提供的数据，以及根据目的端使用的第二控制信号读出存储的数据；所述第二异步缓存模块，用于根据所述第一控制信号写入所述源端提供的数据，以及根据所述比较模块输出的第三控制信号读出存储的数据；所述比较模块，用于将所述第一异步缓存模块读出的数据和所述第二异步缓存模块读出的数据做一致性比较。本申请异步缓存装置可以对数据的写入和读出过程做安全保护，提高异步缓存装置的安全保护等级。
异步缓存装置处理器计算机设备

[发明专利]无锁数据队列方法-CN202110929988.X有效
发明人：张春林;刘如君;常江波;张运春;刘志杰;董雷;张靖宇 -专利权人：北京东方通网信科技有限公司;北京东方通科技股份有限公司;北京东方通软件有限公司;北京泰策科技有限公司
申请日： 2021-08-13 - 公布日： 2022-03-22 - 主分类号： G06F5/10 文献下载
摘要：本发明提供了一种无锁数据队列方法。获取待读写数据，确定所述待读写数据的现有结构，并确定现有结构中的读写锁；根据所述现有结构中的读写锁确定所述读写锁执行的逻辑功能，判断所述逻辑功能的执行效果；根据所述执行效果，确定可以实现相同执行效果的数据队列结构；根据所述数据队列结构，将所述待读写数据转换为队列结构。本发明的有益效果在于：本发明能够实现待读写数据的转换，而且是不需要设置队列，直接进行填充的方式，将无所锁据转换为具有相同功能的数据队列，以此实现数据的传输。
数据队列方法

[发明专利]异步先进先出数据处理方法、装置、电子装置及计算机可读存储介质-CN201910932413.6有效
发明人：陈岩;蒋燚 -专利权人： OPPO广东移动通信有限公司
申请日： 2019-09-29 - 公布日： 2022-03-15 - 主分类号： G06F5/10 文献下载
摘要：本发明实施例公开了一种异步先进先出数据处理方法，应用于存储技术领域，该方法包括：确认源时钟域的当前二进制指针是否大于实现异步先进先出的深度；若大于，则将当前二进制指针增加预设的深度差值得到第一临时二进制指针，将第一临时二进制指针转化为格雷码指针，并将格雷码指针发送给对端时钟域；对端时钟域将格雷码指针转化为第二临时二进制指针，并确认第二临时二进制指针是否大于实现异步先进先出的深度；若大于，则将第二临时二进制指针减去预设的深度差值得到目标二进制指针。本发明实施例还公开了一种异步先进先出数据处理装置、一种电子装置和一种计算机可读存储介质，可实现任意深度异步FIFO，并且节约存储芯片资源。
异步先进数据处理方法装置电子计算机可读存储介质

[发明专利]一种地址相关读写队列维序的方法及装置-CN202010151787.7有效
发明人：郭维;雷国庆;郭辉;王俊;郑重;邓全;黄立波;隋兵才;倪晓强;孙彩霞;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2020-03-06 - 公布日： 2022-03-11 - 主分类号： G06F5/10 文献下载
摘要：本发明公开了一种地址相关读写队列维序的方法及装置，用于微处理器的读写请求下发部件，本发明方法步骤包括：监测写/读队列，为每一个到达写/读队列的写请求建立一个更早地址相关读/写请求序列，且根据写/读队列的请求完成情况更新更早地址相关写/读请求序列；基于更早地址相关读请求序列/更早地址相关写请求序列进行选取写/读请求的地址相关写/读队列维序操作选出更早地址相关读/写请求序列为空的写/读请求。本发明能够实现在维持读请求队列和写请求队列的处理速度影响最小的状态下，保证最后发出的地址相关读请求和写请求维持正确的顺序，达到判断快速且代价最小化的效果，在控制逻辑实现方面做到了最简化，具有实现简单的特点。
一种地址相关读写队列方法装置

[发明专利]一种零延迟FIFO电路及电子设备-CN202011401340.7有效
发明人：文湘鄂;徐辉;东健慧;王世超;张磊;刘洋;束文韬;宋磊;贾惠柱 -专利权人：北京博雅慧视智能技术研究院有限公司
申请日： 2020-12-03 - 公布日： 2022-02-22 - 主分类号： G06F5/10 文献下载
摘要：本申请公开了一种零延迟FIFO电路及电子设备，其中零延迟FIFO电路包括数据通道和状态机；状态机分别与数据通道中的RAM FIFO、第一多路选通、第二多路选通通信连接，状态机根据RAM FIFO、第一寄存器组、第二寄存器组中数据的状态，输出控制信号，以完成先进入所述FIFO电路的数据先被读取的操作。相较于现有技术，本申请中通过状态机的控制，用两级寄存器组加上RAM FIFO实现了零延迟FIFO电路，使得该FIFO电路兼具容量大和使用方便的优点。
一种延迟 fifo 电路电子设备

[发明专利]一种延迟可配置的异步FIFO电路-CN202110420079.3有效
发明人：薛颜;万书芹;陈婷婷;邵杰;王俊杰;蔡国文;任凤霞;盛炜 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-04-19 - 公布日： 2022-02-01 - 主分类号： G06F5/10 文献下载
摘要：本发明公开一种延迟可配置的异步FIFO电路，属于集成电路领域，包含整数延迟和小数延迟。由数字上变频的插值倍数决定FIFO小数延迟的最大允许值，由FIFO存储单元数量决定FIFO整数延迟的最大允许值。根据与读时钟同频，且相位之间固定偏移为DAC时钟周期的采样时钟作为标尺，判断读写时钟相位关系，来获取FIFO小数延迟，其最小单位为输入数据周期除以插值比。通过比较读写指针之间的状态差，来获取FIFO整数延迟，其最小单位为写时钟周期。在此基础上，对FIFO的延迟进行配置以达到目标时序余量。本发明中可设置不同的FIFO延迟值，来配置数据的延迟适用不同的应用环境需求。配置范围为1个DAC时钟周期～(2n‑1)个写时钟周期+(m‑1)个DAC时钟周期。m，n根据具体的设计需求取值。
一种延迟配置异步 fifo 电路

[发明专利]一种可配置FIFO深度的装置及方法-CN202111189599.4在审
发明人：朱修利 -专利权人：芯河半导体科技（无锡）有限公司
申请日： 2021-10-13 - 公布日： 2021-12-21 - 主分类号： G06F5/10 文献下载
摘要：本发明涉及数据收发技术领域，尤其涉及一种可配置FIFO深度的装置，RAM划分成若干个block块，用0～N‑1标记每个block，并建立一个初始链表；多路FIFO通过链表调度装置共享RAM。本发明使多路FIFO既能公用一套RAM缓存，又能保证每路FIFO的深度可配，方便根据业务需求，灵活分配空间。本发明通过链表方式，使得80路FIFO共享这块大的RAM，并根据业务需求，通过配置，当业务不需要80路FIFO，如使用17路FIFO，也可以共享这块空间。
一种配置 fifo 深度装置方法

[发明专利]一种用于串口在FIFO中查找最新有效数据包的方法-CN201910811151.8有效
发明人：王钦;张波;杨坤;王喆;陈齐文;王祎博 -专利权人：四川腾盾科技有限公司
申请日： 2019-08-30 - 公布日： 2021-11-16 - 主分类号： G06F5/10 文献下载
摘要：本发明公开了一种用于串口在FIFO中查找有效数据包的方法，属于数据处理的技术领域，先把串口FIFO中的数据存入一个设定大小的缓存数组中，然后在缓存数组中查找有效数据包，最后将有效数据从缓存数组中移出并使用，该方法包括如下步骤：(1)接收串口数据，以获取有效数据长度；(2)查找有效数据包；(3)取出有效数据包；以达到串口能够在缓存数组中快速查找有效数据，并将有效数据移出并使用的目的。
一种用于串口 fifo 查找最新有效数据包方法

[发明专利]避免队头拥塞的排队系统-CN202110390230.3在审
发明人： A·苏达尼;E·穆塞尔;涂丹浪;陈嘉欣 -专利权人：马维尔亚洲私人有限公司
申请日： 2021-04-12 - 公布日： 2021-10-22 - 主分类号： G06F5/10 文献下载
摘要：公开了避免队头拥塞的排队系统。控制逻辑电路装置将分组按接收分组的顺序存储在队列中。队列的头条目对应于顺序中最早分组。控制逻辑电路装置接收与至少包括第一目标设备和第二目标设备的多个目标设备相对应的流控制信息。控制逻辑电路装置使用流控制信息确定存储在头条目中的最早分组是否可以被传送到第一目标设备，并且响应于确定存储在头条目中的最早分组不能被传送到第一目标设备，i)根据顺序选择在头条目后面具有另一分组的另一条目，以及ii)在将头条目中的最早分组传送到第一目标设备之前将另一分组传送到第二目标设备。
避免拥塞排队系统

1
2
3
下一页»
尾页
共 38 条