[发明专利]一种高可靠性低结构应力的铝基板铝线键合工艺在审

申请号：	201910828998.7	申请日：	2019-09-03
公开（公告）号：	CN110718470A	公开（公告）日：	2020-01-21
发明（设计）人：	王国勇;吕壮志;卢伟;田尉成	申请（专利权）人：	浙江固驰电子有限公司
主分类号：	H01L21/50	分类号：	H01L21/50;H01L21/60;H01L23/14
代理公司：	33303 杭州昱呈专利代理事务所(普通合伙)	代理人：	雷仕荣
地址：	321402 浙江省***	国省代码：	浙江;33
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明涉及一种高可靠性低结构应力的铝基板铝线键合工艺，包括以下步骤：S1、材料组装：将铝基板、芯片和功率端子按顺序组装到模治具中；S2、回流焊接：将组装好材料的模治具进行高温烧结，通过焊料熔化进行互连，得到半成品；S3、铝线键合：将焊接后的半成品进行铝线键合，铝线一端连接芯片上表面，另一端连接铝基板的覆铜层；S4、后处理。本发明的优点在于：采用铝基板，降低材料成本，替代了传统的铜底板和陶瓷覆铜板，减少了材料种类和数量，简化了后道装配难度。同时采用铝线键合技术，替代了传统的衬片和铜连桥，降低了芯片结构应力，材料也从稀有金属和需要特殊处理的铜连桥变成了常规的铝线，进一步降低成本，极大的提升了产品竞争力。
搜索关键词：	铝线键合铝基板铝线一端连接传统的连桥治具半成品产品竞争力陶瓷覆铜板芯片上表面稀有金属后处理材料成本材料组装高可靠性高温烧结功率端子焊料熔化回流焊接顺序组装芯片结构装配难度常规的低结构覆铜层铜底板替代互连衬片焊接组装芯片
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种高可靠性低结构应力的铝基板铝线键合工艺，其特征在于：包括以下步骤：/nS1、材料组装：将铝基板、芯片和功率端子按顺序组装到模治具中；/nS2、回流焊接：将组装好材料的模治具进行高温烧结，通过焊料熔化进行互连，得到半成品；/nS3、铝线键合：将焊接后的半成品进行铝线键合，铝线一端连接芯片上表面，另一端连接铝基板的覆铜层；/nS4、后处理。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江固驰电子有限公司，未经浙江固驰电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201910828998.7/，转载请声明来源钻瓜专利网。

同类专利

带NTC温度检测的二极管及其制备方法-201911071528.7
发明人：关赫 -专利权人：启明星半导体技术(西安)有限公司
申请日： 2019-11-05 - 公布日： 2020-02-14 - 主分类号： H01L21/50
摘要：本发明属于二极管技术领域，具体公开了一种带NTC温度检测的二极管的制备方法，包括粘片、打线、封装、电镀、切筋、测试，方法简单，成本低；制备的二极管包括封装在一起的芯片、NTC以及DCB衬底，所述DCB衬底由底层Cu板、中层Al

包括堆叠的半导体裸芯块的半导体装置及其制造方法-201510578162.8
发明人：邱进添;S.K.厄帕德海尤拉;俞志明 -专利权人：晟碟信息科技(上海)有限公司;晟碟半导体(上海)有限公司
申请日： 2015-09-11 - 公布日： 2020-02-07 - 主分类号： H01L21/50
摘要：公开了一种半导体装置，以及其制造方法。该半导体包括多个半导体裸芯，其堆叠为半导体裸芯一维块，以及沿一维块的边缘形成导电图案以将一维块中的半导体裸芯彼此电性耦合，及与外部电连接器电性耦合。在进一步的例子中，一维块可以安装至彼此以形成二维半导体块和三维半导体块。

功率型半导体器件封装方法及封装结构-201710674607.1
发明人：林仲康;李现兵;石浩;韩荣刚;张朋;武伟;张喆;田丽纷 -专利权人：全球能源互联网研究院有限公司
申请日： 2017-08-08 - 公布日： 2020-02-07 - 主分类号： H01L21/50
摘要：本发明提供了一种功率型半导体器件封装方法及封装结构，功率型半导体器件包括分别位于两面至少两个端子，其中方法包括：将第一电极放入基板的定位孔内，将至少一个功率型半导体器件的一个端子固定连接在第二电极上，在功率型半导体器件的第一端子分别与所述第一电极电接触后对第二电极与基板进行压接。通过定位孔对第二电极限位，通过第一电极对功率型半导体器件限位，基板与第一电极压接可以实现全部限位，由此，可以省略功率型半导体器件及其电极的定位件，不仅封装方法简易，封装过程中电极与器件的定位准确，而且，可以较为有效的减少绝缘的定位件带来的气隙放电，使功率型半导体器件封装结构更加可靠。

芯片封装体结构的制造方法-201910603971.8
发明人：郑心圃;陈硕懋;许峯诚;林柏尧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-05 - 公布日： 2020-01-31 - 主分类号： H01L21/50
摘要：一种芯片封装体结构的制造方法，包括形成一第一重分布结构于一第一承载基底上。通过一第一导电凸块将一芯片结构接合至第一表面。形成一第一模塑层于第一重分布结构上。去除第一承载基底。形成一第二导电凸块于第二表面上。形成一第二重分布结构于一第二承载基底上。将第一重分布结构接合至第三表面。形成一第二模塑层于第二重分布结构上。去除第二承载基底。从第四表面去除第二重分布结构的一部分。形成一第三导电凸块于第四表面上。

一种针对射频芯片热集中点的三维堆叠散热模组制作方法-201910904852.6
发明人：郁发新;冯光建;张兵;王志宇;周琪 -专利权人：杭州臻镭微波技术有限公司
申请日： 2019-09-24 - 公布日： 2020-01-31 - 主分类号： H01L21/50
摘要：本发明公开了一种针对射频芯片热集中点的三维堆叠散热模组制作方法，具体包括如下步骤：101)上散热底座制作步骤、102)散热底座制作步骤、103)芯片集成步骤；本发明通过在芯片底部设置散热微流通道做散热器，同时在芯片发热点位置或附近区域分布设置加装二次散热微流通道，使该区域热量能够更快的被散热流体带走，避免了热点因为热量较大而导致芯片失效的问题的一种针对射频芯片热集中点的三维堆叠散热模组制作方法。

一种三维堆叠射频光模块制作方法-201910905485.1
发明人：郁发新;冯光建;王志宇;张兵;周琪 -专利权人：杭州臻镭微波技术有限公司
申请日： 2019-09-24 - 公布日： 2020-01-31 - 主分类号： H01L21/50
摘要：本发明公开了一种三维堆叠射频光模块制作方法，具体包括如下步骤：101)射频转接板制作步骤、102)散热转接板制作步骤、103)多层键合步骤、104)封盖转接板制作步骤、105)芯片联通步骤、106)模组键合步骤；本发明通过多层堆叠工艺把面积较大的芯片上下放置，通过TSV工艺把芯片的电信号引出，然后在模组的顶部设置光电芯片，把射频信号通过光信号的方式传出或者接入，这样可以大大增加光模块的集成度的一种三维堆叠射频光模块制作方法。

一种高可靠性低结构应力的铝基板铝线键合工艺-201910828998.7
发明人：王国勇;吕壮志;卢伟;田尉成 -专利权人：浙江固驰电子有限公司
申请日： 2019-09-03 - 公布日： 2020-01-21 - 主分类号： H01L21/50
摘要：本发明涉及一种高可靠性低结构应力的铝基板铝线键合工艺，包括以下步骤：S1、材料组装：将铝基板、芯片和功率端子按顺序组装到模治具中；S2、回流焊接：将组装好材料的模治具进行高温烧结，通过焊料熔化进行互连，得到半成品；S3、铝线键合：将焊接后的半成品进行铝线键合，铝线一端连接芯片上表面，另一端连接铝基板的覆铜层；S4、后处理。本发明的优点在于：采用铝基板，降低材料成本，替代了传统的铜底板和陶瓷覆铜板，减少了材料种类和数量，简化了后道装配难度。同时采用铝线键合技术，替代了传统的衬片和铜连桥，降低了芯片结构应力，材料也从稀有金属和需要特殊处理的铜连桥变成了常规的铝线，进一步降低成本，极大的提升了产品竞争力。

一种FOPLP晶圆整体封装方法-201910851357.3
发明人：崔成强;罗绍根;雷珍南;李潮;匡自亮 -专利权人：广东芯华微电子技术有限公司
申请日： 2019-09-10 - 公布日： 2020-01-14 - 主分类号： H01L21/50
摘要：本发明提供一种FOPLP晶圆整体封装方法，包括：在整片的晶圆片背面上贴蓝膜后进行划片切割得到晶圆片板件；对蓝膜进行处理，使蓝膜扩张；将一个或数个晶圆片板件贴在载板上，并撕掉蓝膜；对晶圆片板件进行塑封；对塑封板件进行拆键合操作，并测量裸芯片偏移量；将塑封板件经过贴介电层、溅射金属种子层、贴感光干膜的工序，结合测得的偏移量修正曝光参数；通过曝光显影、电镀沉铜、闪蚀刻的工序完成RDL层的制作；在RDL层上植锡球，切割得到单个的芯片。本发明采用板级封装技术完成晶圆型芯片的封装，单个面板产出的封装芯片是传统晶圆级封装的几倍，解决了芯片封装出现漂移、间距不一致的问题，不仅工艺效率高、成本低，且可靠性好。

封装结构及其形成方法-201610677405.8
发明人：余振华;陈志华;蔡豪益;陈玉芬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-17 - 公布日： 2020-01-14 - 主分类号： H01L21/50
摘要：本发明描述了封装结构和形成封装结构的方法。一种方法包括在第一衬底的凹部中放置第一封装件。第一封装件包括第一管芯。该方法还包括将第一传感器附接至第一封装件和第一衬底。第一传感器电耦合至第一封装件和第一衬底。

集成多输出封装件及制造方法-201610784041.3
发明人：余振华;余国宠;蔡豪益;郭庭豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-31 - 公布日： 2020-01-14 - 主分类号： H01L21/50
摘要：本发明的实施例提供了一种方法，包括从第一器件管芯的第一导电焊盘形成贯通道。第一导电焊盘位于第一器件管芯的顶面处。将第二器件管芯附着至第一器件管芯的顶面。第二器件管芯具有表面导电部件。将第二器件管芯和贯通道包封在包封材料中。平坦化包封材料以露出贯通道和表面导电部件。再分布线形成在贯通道和表面导电部件上方并且电耦合至贯通道和表面导电部件。本发明的实施例还提供了集成多输出封装件及制造方法。

预塑封芯片嵌入式多芯片集成的扇出型封装结构及方法-201910954812.2
发明人：林挺宇;杜毅嵩;杨斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2019-10-09 - 公布日： 2020-01-10 - 主分类号： H01L21/50
摘要：本发明提供一种预塑封芯片嵌入式多芯片集成的扇出型封装结构及方法，选取临时载板，在临时载板上贴合临时键合胶，然后在上述贴合临时键合胶的载板上做塑封处理，在塑封好的载板上开槽，将芯片埋入，做好芯片定位和填充；然后拆掉临时载板，做RDL层，最后在RDL层一侧植球并贴装另一芯片；本预塑封芯片嵌入式多芯片集成的扇出型封装结构可实现预塑封方式的芯片嵌入式多芯片集成，可以在预塑封的条件下，增加芯片封装的集成程度，能在更小的体积下实现微系统的集成，进一步缩小异质集成微系统的体积和传输距离，降低封装成本、提高传输效率，并通过在芯片贴装缝隙填充under fill填充，以达到更好的散热效果。

大板扇出型芯片封装结构及其制作方法-201910831913.0
发明人：崔成强;雷珍南;杨斌;李潮;匡自亮 -专利权人：广东芯华微电子技术有限公司
申请日： 2019-09-04 - 公布日： 2020-01-03 - 主分类号： H01L21/50
摘要：本发明提供了一种大板扇出型芯片封装结构及其制作方法，该方法包括以下步骤：S101、在载板上设置临时键合胶层，并在所述临时键合胶层上设置多个芯片，其中，所述芯片包括底面以及顶面，所述芯片的顶面设置有I\O端，所述芯片的顶面与所述临时键合胶层接触；S102、在每一所述芯片的底面上设置散热胶层，并在所述散热胶层以及所述临时键合胶层上设置导热材料层，所述导热材料层将每一所述芯片包裹在内；S103、在所述导热材料层上设置封装材料层；S104、去除所述载板以及所述临时键合胶层以露出所述导热材料层以及芯片的顶面；S105、在所述导热材料层的背向所述封装材料层的一面上以及芯片的顶面上依次设置介电材料层以及金属线路层。

半导体锯切方法和系统-201910529950.6
发明人： C·H·陈;T·M·田;H·Y·王 -专利权人：德克萨斯仪器股份有限公司
申请日： 2019-06-19 - 公布日： 2019-12-27 - 主分类号： H01L21/50
摘要：本申请公开了半导体锯切方法和系统。在一个实例中，一种制造集成电路的方法包括用于将半导体晶圆(302)切块的方法，该方法包括将半导体晶圆(302)设置在可移动切割台(312)上，切割半导体晶圆(302)，以及至少在切割半导体晶圆(302)期间，喷射清洁流体(320)通过半导体晶圆(302)的暴露侧(318)，其中清洁流体(320)完全覆盖半导体晶圆(302)。喷射清洁流体(302)被喷射以形成流体层或膜，其从半导体晶圆(302)的暴露侧(318)清除或减少其他流体。还呈现了其他方面。

一种基于陶瓷基板的小尺寸集成电路封装工艺-201910880509.2
发明人：赵晓宏;韦国民;吴达 -专利权人：纽威仕微电子(无锡)有限公司
申请日： 2019-09-18 - 公布日： 2019-12-27 - 主分类号： H01L21/50
摘要：本发明提供了一种基于陶瓷基板的小尺寸集成电路封装工艺，其能解决目前对基于陶瓷基板的小尺寸集成电路的封装还没有合适的工艺的问题。其包括以下步骤：划片→粘片→键合→涂覆→磨片→裂片→引线框焊接→清洗电路→引线框切筋，涂覆是将已芯片键合的陶瓷基板置于第一热板上，向芯片上手动点少量的环氧胶粘剂，再用金属丝将环氧胶粘剂扩展到工艺要求的涂覆范围内，重复上述操作，直至环氧胶粘剂将芯片和键合用金属导线完全盖住，然后移到第二热板上加热，再把陶瓷基板移回第一热板，用牙签把超出涂覆范围的环氧胶粘剂刮掉，最后放到烘箱中固化；磨片是用磨片机对环氧胶粘剂层进行打磨，直至将环氧胶粘剂层打磨到产品要求的厚度。

LTCC基板烧结的方法-201711077020.9
发明人：汪宁;费文军;陈兴盛;李金晶;孟庆贤;俞昌忠;方航;聂庆燕;汪伦源;张丽 -专利权人：安徽华东光电技术研究所有限公司
申请日： 2017-11-06 - 公布日： 2019-12-27 - 主分类号： H01L21/50
摘要：本发明公开了一种LTCC基板烧结的方法，所述方法包括：将焊片和LTCC基板放入工件的腔体内形成预装组件，之后对预装组件进行预热；其中，焊片的熔点为M，预热的条件包括：预热设为N个递增的温度梯度，分别为C

一种可拉伸电子器件制备整机-201810476664.3
发明人：张海根 -专利权人：江苏南京白马现代农业高新技术产业园有限公司
申请日： 2018-05-18 - 公布日： 2019-12-24 - 主分类号： H01L21/50
摘要：本发明公开了一种可拉伸电子器件制备整机，它包括下压装置和底部升降装置，所述下压装置包括第二电机盒和第二滑动块，所述第二滑动块位于所述第二电机盒上滑动，还包括转接块，所述转接块安装有第一压电微动堆，所述第一压电微动堆安装有模具组，所述模具组包括模具盖板和模具本体，所述模具本体设有凹槽，所述凹槽内设有针孔，所述模具本体设有呈网格状凸起的纹路，所述模具本体设有真空接嘴，所述底部升降装置包括第二伺服电缸和第二电缸滑台，还包括第二传动杆，所述第二传动杆与所述第二伺服电缸的动力输出端连接，所述第二电缸滑台的顶面安装有第二压电微动堆，所述第二压电微动堆位于所述模具本体的正下方；本发明具有效率高，低成本的特点。

一种控制扇出式系统级封装翘曲的方法-201710631964.X
发明人：苏梅英;陈峰;王新;蒋震雷;曹立强 -专利权人：华进半导体封装先导技术研发中心有限公司;浙江卓晶科技有限公司
申请日： 2017-07-28 - 公布日： 2019-12-24 - 主分类号： H01L21/50
摘要：本发明提出了一种控制扇出式系统级封装翘曲的方法，包括：在载板上形成胶合层；将至少两个功能性芯片和至少一个无功能性调节芯片贴合于所述胶合层上，功能性芯片的有源面朝下，所述功能性芯片与所述无功能性调节芯片以使封装体结构对称的方式排列。本发明在不增加工艺步骤和制造成本、不改变常规工艺制程的前提下，减小了系统级扇出封装过程中产生的晶圆级或板级翘曲以及单个封装体翘曲，提高了封装产品的良率。

一种2.5D硅基转接板封装方法及结构-201910924797.7
发明人：王成迁 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-09-27 - 公布日： 2019-12-20 - 主分类号： H01L21/50
摘要：本发明公开一种2.5D硅基转接板封装方法及结构，属于集成电路封装技术领域。首先提供硅基和玻璃载板，所述硅基正面通过截止层与所述玻璃载板键合；接着在所述硅基背面刻蚀出TSG凹槽并形成钝化层和第一层再布线，在TSG凹槽底部形成金属焊垫阵列；再用高分子材料填充TSG凹槽，在第一层再布线处开口，通过n层重布线实现互连；将异构芯片通过微凸点与n层重布线互连，并用塑封料塑封所述异构芯片；拆掉玻璃载板露出所述截止层，在金属焊垫处开口；依次形成n层再布线、阻焊层和凸点，最后切成单颗封装芯片完成最终封装。

一种提高大规模芯片组定位精度的即时自补偿方法-201910708165.7
发明人：蔡琨辰;杨斌;崔成强;林挺宇 -专利权人：广东芯华微电子技术有限公司
申请日： 2019-08-01 - 公布日： 2019-12-13 - 主分类号： H01L21/50
摘要：本发明提供一种提高大规模芯片组定位精度的即时自补偿方法，包括以下步骤：提供一承载板，在承载板的表面贴上临时键合胶；在贴有临时键合胶的承载板表面覆铜，通过高精度曝光显影设备制作出定位平台；在定位平台上涂覆一层浆料；通过贴片设备将芯片贴装在浆料的表面；将上述贴有芯片的承载板经过回流焊工序。本发明的提高大规模芯片组定位精度的即时自补偿方法能够在较低设备的成本下有效提高大规模芯片的定位精度，提高产品良率，降低生产成本。

芯片封装结构-201821975885.7
发明人：张月;康泽宁 -专利权人：厦门新舰桥物联科技有限公司
申请日： 2018-11-28 - 公布日： 2019-12-13 - 主分类号： H01L21/50
摘要：本实用新型公开了芯片封装结构，属于芯片封装装置领域。芯片封装结构，包括机头，由于半导体芯片堆叠封装装置，在长时间使用的情况下机头经常损坏，而且之前的机头多采用螺钉固定连接，拆卸很麻烦，给检修带来一定难度，现在采用无螺钉固定结构，通过设置有移动杆，在具体使用的时候，可以通过向外拉伸移动杆，从而使移动杆一端的卡销A与卡槽A相互分离，使移动杆另一端的卡销B与卡槽B相分离，从而达到使移动杆向外移动，将机头拆卸下来的目的，达到便携拆卸的目的。

封装堆迭结构的制法-201610603368.6
发明人：邱士超;林俊贤;白裕呈;范植文;陈嘉成;何祈庆;洪祝宝;蔡瀛洲 -专利权人：矽品精密工业股份有限公司
申请日： 2016-07-28 - 公布日： 2019-12-10 - 主分类号： H01L21/50
摘要：一种封装堆迭结构的制法，先提供一第一无核心层式封装基板，该第一无核心层式封装基板的一侧具有多个第一导电元件，而另一侧结合一承载板；接着，将该第一无核心层式封装基板以其第一导电元件结合至一第二无核心层式封装基板上，且该第二无核心层式封装基板上设有至少一电子元件；之后形成封装层于该第一无核心层式封装基板与该第二无核心层式封装基板之间，再移除该承载板。藉由堆迭两无核心层式封装基板，以减少该封装堆迭结构的厚度。

芯片集成方法及芯片集成结构-201810522594.0
发明人：冯雪;刘兰兰;陈颖;叶柳顺;张柏诚;蒋晔;付浩然;李波 -专利权人：浙江清华柔性电子技术研究院;清华大学
申请日： 2018-05-28 - 公布日： 2019-12-06 - 主分类号： H01L21/50
摘要：本发明公开了一种芯片集成方法及芯片集成结构，涉及半导体制造工艺领域，所述方法包括：提供衬底，在所述衬底的芯片安装位置形成粘接胶；提供芯片，将所述芯片通过所述粘结胶粘接于所述衬底上；在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶；对所述绝缘胶进行固化；制作芯片引线，所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。采用上述技术方案可抑制芯片与衬底之间的连接导线断裂、脱粘失效等问题的发生，降低应力集中现象带来的影响。

芯片集成方法-201811266071.0
发明人：冯雪;刘兰兰;陈颖;叶柳顺;张柏诚;蒋晔;付浩然;李波 -专利权人：浙江清华柔性电子技术研究院;清华大学
申请日： 2018-05-28 - 公布日： 2019-12-06 - 主分类号： H01L21/50
摘要：本发明公开了一种芯片集成方法，涉及半导体制造工艺领域，所述方法包括：提供衬底，在所述衬底的芯片安装位置形成粘接胶；提供芯片，将所述芯片通过所述粘结胶粘接于所述衬底上；在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶；对所述绝缘胶进行固化；制作芯片引线，所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。采用上述技术方案可抑制芯片与衬底之间的连接导线断裂、脱粘失效等问题的发生，降低应力集中现象带来的影响。

一种固态存储IC扩容封装方法及结构-201910840326.8
发明人：李修录;尹善腾;朱小聪;吴健全 -专利权人：深圳市安信达存储技术有限公司
申请日： 2019-09-06 - 公布日： 2019-12-03 - 主分类号： H01L21/50
摘要：本发明公开了一种固态存储IC扩容封装方法，其包括有如下步骤：步骤S1，构建多个初级DIE单元及一桥接芯片；步骤S2，将多个初级DIE单元连接于所述桥接芯片；步骤S3，所述桥接芯片将多个初级DIE单元转换为多个次级DIE单元，并且所述次级DIE单元的数量少于所述初级DIE单元的数量；步骤S4，将所述桥接芯片与多个次级DIE单元封装为Flash芯片。本发明将多个DIE单元进行叠加后，通过桥接芯片组成新的Flash芯片，在不改变DIE单元的基础上实现容量提升。

芯片的键合方法及系统-201910825436.7
发明人：陈勇辉;唐世弋 -专利权人：上海微电子装备(集团)股份有限公司
申请日： 2019-09-03 - 公布日： 2019-12-03 - 主分类号： H01L21/50
摘要：本发明提供了一种芯片的键合方法及系统，首先获取若干晶圆的良率，然后将良率大于第一设定值的若干晶圆进行晶圆级键合，或者将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率，挑出良率大于第三设定值的预匹配晶圆组进行晶圆级键合，而在剩余的所述晶圆中，将良率较大的作为衬底晶圆，良率较小的作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上，本发明将良率较高的晶圆进行晶圆级键合从而提高了键合的产率，将良率较低的晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上，可以剔除部分不良芯片，从而提高了最终键合芯片的良率，从而降低了产品的制造成本。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]一种高可靠性低结构应力的铝基板铝线键合工艺在审

专利文献下载