[发明专利]在冗余存储器中执行行敲击刷新操作的系统和方法在审
| 申请号： | 201880063924.2 | 申请日： | 2018-08-09 |
| 公开（公告）号： | CN111164699A | 公开（公告）日： | 2020-05-15 |
| 发明（设计）人： | J·李 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C29/24 | 分类号： | G11C29/24;G11C11/406;G11C29/00 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 引导逻辑电路系统包含位翻转逻辑，所述位翻转逻辑确定与存储体的冗余字线邻近的第一相邻冗余字线，所述存储体还包含常规字线。冗余字线包含主字线，每条主字线都包含成对字线。每条成对字线包含两条冗余字线。引导逻辑电路系统还包含边界确定逻辑，所述边界确定逻辑确定冗余字线是否在冗余字线与存储体的一端或常规字线之间的边界上。引导逻辑电路系统进一步包含：主字线引导逻辑，所述主字线引导逻辑确定其中设置有与冗余字线邻近的第二相邻冗余字线的相邻主字线；和成对字线引导逻辑，所述成对字线引导逻辑确定其中设置有第二相邻冗余字线的相邻成对字线。 | ||
| 搜索关键词： | 冗余 存储器 执行 敲击 刷新 操作 系统 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880063924.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 闪存冗余修复的自动检测判断方法和装置-202310816960.4
- 陈鹏 - 普冉半导体(上海)股份有限公司
- 2023-07-04 - 2023-10-20 - G11C29/24
- 本发明公开了一种闪存冗余修复的自动检测判断方法，包括：在存储块的各存储单元以及冗余存储块的各冗余存储单元中依次写入预定数据；同时读取存储单元的存储数据和冗余存储单元的存储数据；进行第一次比较分析，包括：对各冗余存储单元的存储数据和所述预定数据进行比较并根据比较结果分析冗余存储单元的状态；进行第二次比较分析，包括：对各存储单元的存储数据和预定数据进行比较并根据比较结果分析存储单元的状态；进行冗余修复分析判断，包括：结合存储单元的状态和冗余存储单元的状态对能否进行冗余修复进行分析判断。本发明还公开了一种闪存冗余修复的自动检测判断装置。本发明能解决由于冗余存储单元自身的状态造成冗余修复失败的问题。
- flash的冗余替换方法、装置、寄存器和存储芯片-202310888219.9
- 林朝明;朱雨萌;冯嘉;黄凯怡;康治伟 - 芯天下技术股份有限公司
- 2023-07-19 - 2023-08-18 - G11C29/24
- 本发明涉及存储芯片技术领域，具体公开了一种flash的冗余替换方法、装置、寄存器和存储芯片，其中，方法包括步骤：依地址顺序同时选中存储区的存储单元和冗余区的冗余单元进行检测，并分别生成存储单元检测结果和冗余单元检测结果；在存储单元检测结果为坏，以及冗余单元检测结果为坏或冗余单元检测结果对应的冗余单元已用于替换时，获取冗余单元检测结果为好且未用于替换的冗余单元来替换该存储单元检测结果为坏的存储单元；该方法利用冗余单元检测结果为好且未用于替换的冗余单元来进行替换处理，使得替换后的存储单元为好存储单元，省去了flash的冗余替换处理中的二次检测过程，并提高了良品率，且能充分利用冗余区的冗余单元。
- 从半导体图像检测器输出数据的方法-201680081972.5
- 曹培炎;程华斌;刘雨润 - 深圳帧观德芯科技有限公司
- 2016-02-26 - 2022-07-12 - G11C29/24
- 本文公开了一种适合于检测图像的装置，该装置包括：多个像素(150)，其被配置成在暴露于辐射时产生电信号；电子系统(121)，该电子系统(121)与每个所述像素(150)相关联，其中电子系统(121)包括第一信号路径(631)上的第一内存(641)和第二信号路径(632)上的第二内存(642)，两个信号路径(631,632)在电子系统(121)的输入端子(601)与输出端子(602)之间；其中所述第一内存(641)和所述第二内存(642)中的每个被配置成存储由与电子系统(121)关联的像素(150)产生的电信号、被配置成存储在另一个像素(150)中产生的电信号以及被配置成将电子系统(121)中存储的电信号传送到另一个像素(150)；其中电子系统(121)包括开关(610,620)，其被配置成选择信号路径(631,632)中的一个。
- 非易失性存储器装置中的数据读取与编程的安全性及正确性的改进-201980096849.4
- A·特罗亚;A·蒙代洛 - 美光科技公司
- 2019-05-31 - 2022-01-07 - G11C29/24
- 本公开涉及一种用于改进非易失性存储器装置的读取阶段的安全性的方法，所述非易失性存储器装置包含至少一个存储器单元阵列及相关联的解码及感测电路系统以及存储器控制器，所述方法包括：在所述存储器块的虚拟行中存储至少已知模式；执行一些读取循环，改变读取修整参数，直到其中正确读取所述已知值的时刻；为后续的读取阶段采用所述正确读取的所述修整参数。本公开进一步涉及一种经结构化用于实施上述方法的存储器装置。
- 一种固态硬盘性能测试方法、装置、设备及存储介质-201911386523.3
- 杨永峰 - 苏州浪潮智能科技有限公司
- 2019-12-29 - 2021-08-31 - G11C29/24
- 本申请公开了一种固态硬盘性能测试方法，该方法包括：开启基本输入输出系统及主机系统的虚拟化功能；在主机系统下初始化固态硬盘，为每个固态硬盘创建一个容量空间；分别为每个卡子芯片创建一个虚拟功能芯片，将每个虚拟功能芯片从主机系统中解绑定，并将每个容量空间附加到相应的虚拟功能芯片上；创建虚拟机，将每个虚拟功能芯片的总线标识添加到虚拟机上；在虚拟机下确定虚拟功能芯片的数量及固态硬盘的数量，在虚拟机下对每个固态硬盘进行性能测试。应用本申请实施例所提供的技术方案，实现了在虚拟环境下对固态硬盘的性能测试，提高了测试效率。本申请还公开了一种固态硬盘性能测试装置、设备及存储介质，具有相应技术效果。
- 在冗余存储器中执行行敲击刷新操作的系统和方法-201880063924.2
- J·李 - 美光科技公司
- 2018-08-09 - 2020-05-15 - G11C29/24
- 引导逻辑电路系统包含位翻转逻辑，所述位翻转逻辑确定与存储体的冗余字线邻近的第一相邻冗余字线，所述存储体还包含常规字线。冗余字线包含主字线，每条主字线都包含成对字线。每条成对字线包含两条冗余字线。引导逻辑电路系统还包含边界确定逻辑，所述边界确定逻辑确定冗余字线是否在冗余字线与存储体的一端或常规字线之间的边界上。引导逻辑电路系统进一步包含：主字线引导逻辑，所述主字线引导逻辑确定其中设置有与冗余字线邻近的第二相邻冗余字线的相邻主字线；和成对字线引导逻辑，所述成对字线引导逻辑确定其中设置有第二相邻冗余字线的相邻成对字线。
- 一种与非型闪存中坏列的处理方法、装置及与非型闪存-201511030051.X
- 刘会娟 - 北京兆易创新科技股份有限公司
- 2015-12-31 - 2019-01-08 - G11C29/24
- 本发明实施例公开一种与非型闪存中坏列的处理方法、装置及与非型闪存，该方法包括：扫描所述与非型闪存的存储区块，并扫描出的所述存储区块中的坏列；通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中，记录所述坏列个数；扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数，根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。本发明实施例仅需要至少一个标记锁存器记录坏列信息，并且标记锁存器的位置可以自由设计，与现有技术相比，不再需要将标记锁存器设置成横跨整个存储阵列的形状，由此可大大减少标记锁存器占用的面积，也降低与非型闪存排版布局的难度。
- 具有冗余单元的半导体存储器件和替换方法-201310375803.0
- 金秀娥;孙宁洙;金大贤 - 三星电子株式会社
- 2013-08-26 - 2018-05-29 - G11C29/24
- 在一个实施例中，存储器件包括存储单元阵列，所述存储单元阵列至少具有第一存储单元组、第二存储单元组和冗余存储单元组。第一存储单元组包括与第一数据线相关联的多个第一存储单元，第二存储单元组包括与第二数据线相关联的多个第二存储单元，冗余存储单元组包括与冗余数据线相关联的多个冗余存储单元。数据线选择电路配置为提供第一数据线、第二数据线和冗余数据线之一与输入／输出节点之间的数据路径。
- 一种与非型闪存中坏列的处理装置及与非型闪存-201521138836.4
- 刘会娟 - 北京兆易创新科技股份有限公司
- 2015-12-31 - 2016-08-31 - G11C29/24
- 本实用新型实施例公开了一种与非型闪存中坏列的处理装置及与非型闪存，所述装置包括：坏列扫描模块，用于扫描所述与非型闪存的存储区块，并扫描出所述存储区块中的坏列；坏列个数统计模块，用于通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中，记录所述坏列个数；错误数据个数获取模块，用于扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数，根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。本实用新型实施例中仅需要至少一个标记锁存器用于记录坏列信息，可以大大减少标记锁存器占用的面积，也降低与非型闪存排版布局的难度。
- 存储器装置以及冗余方法-201210387036.0
- 荒川贤一 - 华邦电子股份有限公司
- 2012-10-12 - 2014-01-01 - G11C29/24
- 一种存储器装置，包括：至少一存储器；一控制器，控制所述至少一存储器；以及连接单元，连接至所述至少一存储器与所述控制器。所述至少一存储器包括：一存储器区域，包括多个存储元件；一冗余存储器区域，包括多个存储元件；以及冗余信息存储部，存储用于所述存储器区域的存储元件的冗余信息。所述控制器包括：控制部，根据所述冗余信息存储部所存储的所述冗余信息，控制从所述至少一存储器读出的数据以及写入至所述至少一存储器的数据。本发明提供的存储器装置中存储器的周边电路的组成较为简洁，因此周边电路所占有的面积可以减少，可以缩小高集成的存储器晶片的大小。
- 具有冗余存储器的存储器阵列的数据复制方法及装置-201210053619.X
- 洪硕男 - 旺宏电子股份有限公司
- 2012-03-02 - 2013-09-11 - G11C29/24
- 本发明公开了一种例如是在不同区段的介于该存储阵列的一来源页面与该存储阵列的一目的页面间复制写回编程的页面复制操作。此区段分割此主要阵列的行及冗余阵列中的该组冗余行为例如多个列组。该复制写回编程将数据从该冗余阵列中该来源页面一部分的数据复制至该主要阵列的该目的页面一部分，且将数据从该主要阵列中该来源页面一部分的数据复制至该冗余阵列的该目的页面一部分。
- 存储器的出错信息记录方法及冗余替代方法-201210564171.8
- 吴玮 - 上海宏力半导体制造有限公司
- 2012-12-21 - 2013-04-03 - G11C29/24
- 一种存储器的出错信息记录方法及冗余替代方法，其中，出错信息记录方法包括：对存储器进行区域划分，且每个区域的子单元数目与冗余单元的子单元数目相等；对每个区域的所有子单元进行性能测试，若该区域所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域有子单元性能不合格，则在出错信息记录单元中存入不合格。换言之，本发明采用冗余单元为单位对测试结果进行记录，利用了冗余技术中采用冗余单元对存储器的包含该缺陷单元的多个单元整体进行替换的特点，降低了测试结果的数据量，避免了存储容量不足出现的溢出问题，提高了存储器的可靠性，同时本发明的技术方案使得固定容量的记录单元能测试更大容量的存储器。
- 具有冗余电路的存储器以及为存储器提供冗余电路的方法-201210142949.6
- 杨光军;胡剑 - 上海宏力半导体制造有限公司
- 2012-05-09 - 2012-09-19 - G11C29/24
- 本发明提供了一种具有冗余电路的存储器以及为存储器提供冗余电路的方法。根据本发明的具有冗余电路的存储器装置包括：多个存储区以及冗余电路；其中，所述多个存储区的每一个都被均等地划分成多个次级存储区，并且其中，单条位线所选择的所有存储单元位于同一个次级存储区中；其中，所述冗余电路具有尺寸等于次级存储区的冗余替换存储单元，所述冗余替换存储单元用于在出现有缺陷的位线时替换位线所选择的存储单元所在的次级存储区。
- 具有冗余电路的存储器以及为存储器提供冗余电路的方法-201110009199.0
- 杨光军 - 上海宏力半导体制造有限公司
- 2011-01-17 - 2011-08-17 - G11C29/24
- 本发明提供了一种具有冗余电路的存储器以及为存储器提供冗余电路的方法。根据本发明的具有冗余电路的存储器包括：多个扇区以及冗余电路，其中每个扇区包括第一数量的存储行阵列，其中所述冗余电路包括多个冗余单元，其中每个冗余单元包括第二数量的存储行阵列，并且所述第二数量小于所述第一数量。通过提供尺寸小于扇区的冗余单元，有效地减小了冗余电路的面积以及存储器的面积，并提高了冗余电路的利用率。
- 半导体存储器装置中的冗余电路-200810171883.7
- 姜相熙 - 海力士半导体有限公司
- 2005-07-20 - 2009-08-19 - G11C29/24
- 本发明提供一种冗余电路，在该冗余电路中，多个冗余替换单位设置于一个熔丝组中以提高熔丝组的使用效率。半导体存储器装置中的该冗余电路包含：熔丝组控制器，其用于输出根据所施加的地址信号而使能的冗余使能信号；冗余选择器；备用冗余选择器；及备用熔丝控制器，其受控于所述冗余使能信号，用于根据内部熔丝选项来输出选择冗余选择器和备用冗余选择器中的至少一个的选择控制信号。
- 测试存储器件的装置-200810187360.1
- 金东烈 - 东部高科股份有限公司
- 2008-12-29 - 2009-07-01 - G11C29/24
- 本发明的各实施例涉及一种可以测试存储器件的装置。根据各实施例，通过增加简易电路而不使用昂贵的装置来以测试存储器的主要部分的延迟的方式可以降低存储器开发周期，并且这样可以降低存储器的开发成本。根据各实施例，存储器件包括存储器阵列和冗余存储器。根据各实施例，该器件可以包括：确定对应于选择信号的驱动力的可编程冗余解码器，该可编程冗余解码器输出确定的驱动力至冗余存储器的字线；以及延迟差产生单元，用于产生延迟差信号，该延迟差信号对应于从冗余存储器输出的第一和第二字线信号之间的延迟差。
- 半导体存储器-200810180426.4
- 森郁;奥山好明 - 富士通微电子株式会社
- 2005-11-15 - 2009-05-13 - G11C29/24
- 本发明公开了半导体存储器。为了使所有存储器模块都具有相同结构，在每个存储器模块中形成冗余字线和冗余位线。冗余列选择线被布线为由存储器模块公用。形成列冗余电路以对应于各个存储器组，每个存储器组包含规定数目的存储器模块，列冗余电路根据使能信号而变得有效。当所有行命中信号被去激活时，列冗余选择电路根据模块地址信号激活使能信号。当行命中信号之一被激活时，列冗余选择电路激活与被激活的行命中信号相对应的使能信号。由于用于任意存储器组的列冗余电路可以根据行命中信号而变得有效，所以可以在不恶化访问操作期间的电特性的情况下提高故障消除效率。
- 针对NAND Flash冗余码的存取方法-200810046403.4
- 周防;邹铮贤 - 四川登巅微电子有限公司
- 2008-10-29 - 2009-05-06 - G11C29/24
- 本发明公开了针对NAND Flash冗余码的存取方法，其特征在于：将NANDFlash中一个块的n个页面作为备用区的扩展空间，其中n≥1；写入数据时，数据存储在一个扇区的数据区中，当需要纠错能力大于16字节的空间来存放冗余码时，冗余码的前16字节放入该扇区自带的16字节备用区中，其余的字节存储在该扇区所对应的备用区的扩展空间中；开辟了新的冗余码存储空间，在次空间内冗余码按块顺序排放，在读取某块数据前，先将冗余码加载至系统内存，供解码单元使用。
- 一种容错存储器及其纠错容错方法-200710176138.7
- 王达;胡瑜;李华伟;李晓维 - 中国科学院计算技术研究所
- 2007-10-19 - 2009-04-22 - G11C29/24
- 本发明涉及一种容错存储器及其纠错容错方法，其中的容错存储器包括：第1层存储器阵列、第1层译码逻辑、公有冗余行、公有冗余列和第1层存储器纠错容错电路，所述第1层存储器阵列由若干个第0层存储器组成；所述第0层存储器包括第0层存储器阵列、第0层译码逻辑、私有冗余行、私有冗余列和第0层存储器纠错容错电路；所述第0层存储器阵列由若干个存储器字组成。其纠错容错方法是首先利用第0层的私有冗余行和冗余列对故障进行替换，如无法替换，则利用第1层的公有冗余行和冗余列对故障进行替换。本发明的优点包括：降低了存储器对测试和修复仪器的依赖，降低了存储器的成本；本发明具有良好的修复效率，提高了存储器的成品率。
- 用于快闪存储器中的动态位替换的列冗余RAM-200810161379.9
- 艾伦·陈;内维尔·伊奇哈波里亚;维贾伊·P·阿杜苏米利;斯蒂芬·郑 - 爱特梅尔公司
- 2008-09-25 - 2009-04-01 - G11C29/24
- 本发明是关于用于快闪存储器中的动态位替换的列冗余RAM，用于非易失性存储器的列冗余系统包含独立伙伴控制器芯片，所述独立伙伴控制器芯片包含用于存储有缺陷非易失性存储器单元的地址的列冗余RAM存储器阵列。列冗余匹配逻辑提供对应于所述非易失性存储器的特定用户输入地址与有缺陷非易失性存储器单元的所述地址的匹配的匹配输出信号，所述地址的集合存储在所述列冗余RAM存储器阵列中。列冗余替换逻辑响应于匹配输出，将与有缺陷非易失性存储器单元相关联的正确数据动态代入非易失性存储器芯片的I/O编程或读取数据位流中。
- 包含反熔丝写电压生成电路的半导体存储器装置-200710135773.0
- 富田浩由 - 富士通株式会社
- 2007-08-16 - 2008-02-20 - G11C29/24
- 一种包含反熔丝写电压生成电路的半导体存储器装置，其能够减小反熔丝写电压生成电路的电路规模。该半导体存储器装置具有用于对外部电源电压升压以生成第一内部电源的第一内部电源生成电路、被提供了第一内部电源的存储器核心、用于写预定信息的反熔丝存储器，以及对第一内部电源升压以生成反熔丝写电压的写电压生成电路。
- 集成半导体存储器和运行集成半导体存储器的方法-200710135865.9
- 彼得·比尔 - 奇梦达股份公司
- 2007-07-30 - 2008-01-30 - G11C29/24
- 本发明涉及一种集成的半导体存储器(1)，该半导体存储器具有多条数据线(10)，通过这些数据线可以传输由存储单元里读取的或者要读取的数据，其中数据线(10)包括有冗余的数据线(11)和非冗余的数据线(12)，其中半导体存储器(1)具有至少一个数据分配线(20)，而且其中多条冗余的数据线(11)与至少一个数据分配线(20)这样连接，即可以各自选出多条冗余的数据线中的一个冗余的数据线(11)或一组冗余的数据线(11)并可以连接在至少一个数据分配线(20)上。
- 内存系统-200710105828.3
- 大八木睦;西川亮太 - 松下电器产业株式会社
- 2007-05-30 - 2008-01-30 - G11C29/24
- 一种内存系统，其包括具有内存组的内存，各内存组具有用于修复缺陷的冗余区域。当在一个内存组中发生多个缺陷时，通过采用具有缺陷的该内存组的冗余区域修复至少一个缺陷并且通过采用另一个内存组的冗余区域修复至少另一个缺陷。
- 半导体设备、半导体存储设备、控制信号产生方法和替换方法-200610168566.0
- 森健次;田古里真行 - 恩益禧电子股份有限公司
- 2006-12-21 - 2007-06-27 - G11C29/24
- 根据本发明的一种半导体设备，包括：能够被电断开的多个电熔丝、响应于选择信号来选择多个电熔丝的选择电路、通过使电流流过来断开选择的多个电熔丝的断开电路、和根据多个电熔丝的连接状态来产生用于控制要被控制的组件的控制信号的控制信号产生器。
- 半导体存储器件-200610142504.2
- 砂永登志男 - 国际商业机器公司
- 2006-10-27 - 2007-05-02 - G11C29/24
- 本发明的目的是提供减少由地址比较电路所消耗电流的DRAM，该地址比较电路用于将地址信号与经编程的损坏地址信号相比较。冗余预解码器对由编程电路所述出的损坏行地址信号DRA加以预解码，并且地址比较电路将有预解码器所输出的预解码信号与由该冗余预解码器所输出的该损坏预解码信号PDRA相比较。在2位预解码系统的情况下，该地址比较电路将该预解码信号PRA与该损坏预解码信号PDRA通过使用4位的方式比较，以便对该行地址信号RA和该损坏行地址信号DRA使用两位的共同比较。
- 用于非易失性存储设备的冗余选择器电路-200610108021.0
- 李裕相;黄相元 - 三星电子株式会社
- 2006-07-24 - 2007-01-24 - G11C29/24
- 本发明公开了一种用在非易失性存储设备中的冗余选择器电路，该冗余选择器电路包括：ROM单元阵列，其中存储了有缺陷的地址，其包括以行和列的矩阵布置的多个ROM单元；ROM控制器，用于在加电时依次选择ROM单元阵列的行；读出放大器块，用于从根据ROM控制器的控制依次选择的相应行的ROM单元中读出和放大数据位；锁存块，用于通过开关电路接收由读出放大器块所读出的数据位，并且锁存所输入的数据位作为有缺陷的地址；以及比较器块，用于检测在正常操作中输入的地址是否与存储在锁存块中的一个有缺陷的地址匹配。随着依次选择了行，通过串行传送方式将ROM单元阵列的有缺陷地址经读出放大器块传送至锁存块。
- 半导体存储装置及其操作方法-200610106347.X
- H·鲁克道尔;D·萨维希纳克;R·施勒兹;C·西歇特;Y·福库佐 - 英飞凌科技股份公司
- 2006-07-14 - 2007-01-17 - G11C29/24
- 一种半导体存储装置，包括半导体存储单元，其中至少一个存储单元能够在第一模式中用作ECC信息的存储装置，或能够在不同于第一模式的第二模式中起不同作用。第二模式可以是用作冗余存储单元的模式，或是用作存储普通信息的单元的模式。该半导体存储装置还包括信号控制装置，用于用信号通知该至少一个存储单元是用在第一模式还是第二模式。还提供一种半导体存储装置的操作方法，包括以下步骤：记录信号装置的状态，且取决于该信号装置的状态，使该至少一个存储单元工作于第一模式中用作ECC信息的存储装置，或工作于不同于第一模式的第二模式中。
- 用于在集成电路装置上存储阵列冗余数据的装置和方法-200610088545.8
- M·W·赖利 - 国际商业机器公司
- 2006-06-02 - 2006-12-20 - G11C29/24
- 提供了一种使用单组电熔丝(eFuses)连续地存储由多个测试阶段获得的测试数据的装置和方法。为了在相同eFuses组中编码和存储来自每个后续测试的阵列冗余数据，使用扫描链上的锁存器，保持用于每个eFuse的编程信息。所述锁存器允许在每个测试阶段过程中仅仅编程部分eFuses。而且，在eFuses中编程的数据可以被检测和读出作为扫描链的一部分。因此，可以容易地确定eFuses组的哪些部分已被先前测试阶段编程和在哪里开始将下一组数据编程到eFuses组中。结果，单组eFuses存储来自多个测试阶段的多组数据。
- 用于自动提供集成存储器电路中熔丝元件的修复位置数据的方法-200610084019.4
- M·霍夫塞斯;B·拉夫;F·施纳贝尔 - 英飞凌科技股份公司
- 2006-03-31 - 2006-11-01 - G11C29/24
- 一种用于借助于修复处理修复存储器电路的方法，在该方法中对由集成存储器电路中的修复位置数据确定的熔丝元件进行编程，修复位置数据取决于修复数据，该方法具有下面的步骤：提供网络列表，该网络列表描述了存储器电路中电子元件和熔丝元件的布线；通过利用用于明确识别熔丝元件的网络列表，给熔丝元件指定相应的熔丝标识符；给熔丝标识符指示的熔丝元件组分配地址信息项，该地址信息项表示哪个多余存储区域与熔丝元件组相关联；由网络列表产生布局数据；从布局提取熔丝元件的位置数据并且借助于熔丝标识符确定与网络列表的联系；利用与网络列表的联系，产生各熔丝元件的地址信息和位置数据之间的关联；由测试装置得到修复数据；由修复数据确定修复位置数据，该修复位置数据表示要被编程的熔丝元件处于哪个位置；编程由修改位置数据确定的熔丝元件，以修复存储器电路。
- 一种闪烁存储器数据存取方法-200610083657.4
- 张浩;李国新 - 北京中星微电子有限公司
- 2006-06-02 - 2006-10-25 - G11C29/24
- 本发明提供了一种基于多级式(MLC)闪烁存储器的数据存取方法，在数据存储前，对收到的原始数据进行转码处理得到转码数据，然后存储数据；在数据读取前，对存储的转码数据进行反转码处理得到还原数据，然后可对数据进行纠错处理后读取数据。通过本发明提供的转码处理方式，可以使数据信息发生错误的比特数减少，降低发生高比特数据信息错误的概率。在对上述还原数据进行纠错处理时，采用具有低比特纠错能力的简单纠错算法，就可以实现较高比特的数据纠错能力，从而达到现有技术中使用复杂纠错算法才能达到的高比特的数据纠错效果。
- 专利分类
