首页 在售
电子信息机械制造新型材料电气自动化新能源安全防护环保资源轻工纺织生物医药包装印刷海洋开发仪器仪表航空航天建材建筑农林牧业食品饮料采矿冶金家居用品化学化工交通运输橡胶塑料教育休闲其他
求购
电子信息机械制造新型材料电气自动化新能源安全防护环保资源轻工纺织生物医药包装印刷海洋开发仪器仪表航空航天建材建筑农林牧业食品饮料采矿冶金家居用品化学化工交通运输橡胶塑料教育休闲其他
查询 申请 展会 资讯 专利榜 企服商城 升级VIP
专利名称
农业 化学；冶金 建筑 机械工程 区域搜索
主分类
A 农业
B 作业；运输
C 化学；冶金
D 纺织；造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果84个，建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件的制造方法-CN201010144910.9有效
  • 岛昌司 - 富士通微电子株式会社
  • 2010-03-18 - 2010-09-22 - H01L21/8238
  • 本发明提供了一种半导体器件的制造方法，该方法包括如下步骤：形成限定第一区和第二区的隔离区；向所述第一区和所述第二区内注入第一导电类型的第一杂质；在所述第一区上方形成第一栅极绝缘膜和第一栅电极；在所述第二区上方形成第二栅极绝缘膜和第二栅电极；在所述第二区的第一部分上方形成第一掩模层，以暴露所述第二区的第二部分和所述第一区；以及将所述第一导电类型的第二杂质从与所述半导体衬底的表面倾斜的方向注入到所述半导体衬底内。
  • 半导体器件制造方法
  • [发明专利]电容元件及半导体器件-CN200780100617.9有效
  • 杉崎刚;仓田创 - 富士通微电子株式会社
  • 2007-10-03 - 2010-08-11 - H01L21/822
  • 一种电容元件及具有该电容元件的半导体器件，该电容元件具有：第一梳状布线(14a)，其形成在基板(10)上，并且具有第一梳齿；第二梳状布线(14b)，其形成在基板上，并且具有以与第一梳齿对置的方式配置的第二梳齿；第一电极(16a)及第二电极(16b)，它们相互对置，它们相对置的面的方向是与第一梳齿及第二梳齿的长边方向交叉的方向；第一电介质层，其形成在第一电极和第二电极之间；第一电极与第一梳齿连接，第二电极与第二梳齿连接。
  • 电容元件半导体器件
  • [发明专利]nMOS晶体管的制造方法-CN200910160319.X有效
  • 粉山阳一 - 富士通微电子株式会社
  • 2003-01-31 - 2010-07-14 - H01L21/336
  • 提供一种nMOS晶体管的制造方法。在nMOS结构的半导体器件，当形成杂质扩散层(21)时，考虑到扩展区(13)及袋区(11)的形成，还考虑到用于抑制扩展区(13)的杂质扩散为目的的最佳杂质组合，扩展区(13)的杂质至少使用磷(P)，袋区(11)的杂质至少使用铟(In)，并且使用碳(C)作为扩散抑制物质。由此，特别是在nMOS结构的半导体器件中，提高阈值电压的滚降特性及电流驱动能力，降低了漏电流，同时容易且确实地实现元件的微细化·高集成化，特别地，可进行CMOS结构的半导体器件的最佳设计，实现器件性能的提高及降低功耗。
  • nmos晶体管制造方法
  • [发明专利]半导体集成电路的制造方法-CN201010002967.5有效
  • 畑田明良;片上朗;田村直义;岛宗洋介;岛昌司;大田裕之 - 富士通微电子株式会社
  • 2005-06-15 - 2010-07-14 - H01L21/8238
  • 一种半导体集成电路器件的制造方法，包括以下步骤：在第一栅电极图形和第二栅电极图形的各个侧壁表面上形成第一侧壁绝缘膜；在第一侧壁绝缘膜上形成第二侧壁绝缘膜；在第一和第二栅电极图形的横向两侧形成n型源极区和漏极区；于第一栅电极图形和第二栅电极图形的各个侧壁表面上形成第三侧壁绝缘膜；在源极区和漏极区下面形成互相分离并具有低杂质浓度水平的第一和第二缓冲扩散区；从第一和第二栅电极的侧壁表面除去第二和第三侧壁绝缘膜；在每个第一和第二栅电极上形成具有耐HF特性的第四侧壁绝缘膜；在第二栅电极的横向两侧形成第一和第二沟槽；及填充第二器件区中的第一和第二沟槽。
  • 半导体集成电路制造方法
  • [发明专利]导码调制序列-CN200910258771.X无效
  • 霍长勤 - 富士通微电子株式会社
  • 2007-11-23 - 2010-06-30 - H04L27/26
  • 本发明涉及导码调制序列。一种IEEE 802.16网络中的下行链路中继区中的导码调制序列，该导码调制序列为该网络的前导码调制序列的相反版本。例如，该导码调制序列如下所示与IEEE 802.16网络的前导码调制序列PNi，i＝0，1，...，113相关：，i＝0，1，...，113，j＝0，1，...，J其中，J取决于该网络的快速傅立叶变换(FFT)的大小，并且对于2048、1024和512的FFT大小，J分别等于567、283和142。
  • 调制序列
  • [发明专利]半导体元件的选取方法、半导体器件及其制造方法-CN200780100082.5有效
  • 金野吉人;山田豊 - 富士通微电子株式会社
  • 2007-08-10 - 2010-06-30 - H01L21/66
  • 本发明的目的是提供半导体元件的选取方法、半导体器件及其制造方法。能够从在半导体衬底(半导体晶片)上形成的多个半导体元件(半导体芯片)中，高效地并且可靠地选出无缺陷(合格品)的半导体元件。本发明的半导体元件的选取方法包括：在半导体衬底的有效区域内配设多个半导体元件的工序；在上述半导体衬底上，在上述有效区域外配设基准半导体元件的工序；在上述多个半导体元件以及上述基准半导体元件上形成凸块的工序；对上述有效区域内的上述多个半导体元件进行测试的工序；以上述基准半导体元件为基点，生成配置图的工序；根据上述配置图，从上述多个半导体元件中摘出在上述测试中被判断为合格品的半导体元件的工序。
  • 半导体元件选取方法半导体器件及其制造
  • [发明专利]半导体器件-CN200780100002.6有效
  • 松木浩久;今村和之 - 富士通微电子株式会社
  • 2007-07-25 - 2010-06-23 - H01L23/12
  • 提供一种半导体器件，其具有多个电极焊盘(47)，配设在半导体元件(100)中的绝缘层上；多个导电层(51)，被配设为一端与上述电极焊盘(47)的露出部连接，并针对各个上述电极焊盘(47)而分别在上述绝缘层上延伸；突起电极(52)，配设在上述导电层(51)的另一端上；上述导电层(51)相对于上述多个电极焊盘(47)，向一定的方向延伸。
  • 半导体器件
  • [发明专利]获取图像的运动矢量和边界强度的方法和系统-CN200810171819.9有效
  • 严英睿 - 富士通微电子株式会社
  • 2008-11-12 - 2010-06-16 - H04N7/26
  • 公开了一种获取图像的运动矢量和边界强度的方法和系统。其中，该方法包括以下步骤：S202，根据当前要解码的分块的类型以及当前要解码的分块所在宏块/子宏块的类型，确定当前要解码的分块的运动矢量预测方向信息和运动矢量计算方法信息；S204，根据当前要解码的分块的运动矢量计算方法信息，利用当前要解码的分块的运动矢量预测方向信息获取计算当前要解码的分块的运动矢量所需的相关信息；以及S206，利用所获取的计算当前要解码的分块的运动矢量所需的相关信息计算当前要解码的分块的运动矢量，并利用当前要解码的分块的运动矢量计算当前要解码的分块的边界强度。
  • 获取图像运动矢量边界强度方法系统
  • [发明专利]输出电压控制装置、输出电压控制方法和电子设备-CN200910173587.5有效
  • 宫前亨 - 富士通微电子株式会社
  • 2009-09-17 - 2010-05-26 - H02M3/156
  • 本发明公开了输出电压控制装置、输出电压控制方法和电子设备。输出电压控制装置包括比较器、第一信号发生器和第二信号发生器，其中比较器在从第一周期性信号的第一定时起经过给定时间之后生成比较结果，该比较结果是通过将输出电压和基准电压之间的差与第一周期性信号相比较而获得的，第一信号发生器生成定时控制信号，该定时控制信号在从第一定时起经过给定时间之前处于第一电平并且在经过给定时间之后比较器输出比较结果的时段中从第一电平变为第二电平，第二信号发生器根据比较结果和定时控制信号生成用于控制输出电压的控制信号。
  • 输出电压控制装置方法电子设备
  • [发明专利]半导体装置及其制造方法-CN200910221733.7无效
  • 王文生 - 富士通微电子株式会社
  • 2005-03-30 - 2010-05-05 - H01L27/115
  • 一种半导体装置，具有形成在半导体基板10上的层间绝缘膜30和铁电电容器46，该铁电电容器46具有下部电极38、形成在下部电极38上的铁电薄膜42、形成在铁电薄膜42上的上部电极44，该下部电极38形成在层间绝缘膜30上，并具有由贵金属或贵金属氧化物构成的导体膜36，下部电极38埋入到在层间绝缘膜30上形成的接触孔32a内，并一体地具有连接到源极/漏极区域22a的插塞部38a。
  • 半导体装置及其制造方法
  • [发明专利]半导体器件及其设计方法-CN200910179459.1有效
  • 佐藤元伸 - 富士通微电子株式会社
  • 2008-01-14 - 2010-03-24 - H01L23/528
  • 一种半导体器件及其设计方法，所述半导体器件包括第一布线和第二布线以及多个通孔，所述第二布线设置在与设置有所述第一布线的层不同的层上，并相对于所述第一布线沿倾斜方向或垂直方向延伸，所述设计方法包括以下步骤：沿所述第一布线和所述第二布线的其中之一将所述多个通孔排列成线，所述第一布线和所述第二布线的所述其中之一相对于所述通孔位于电子流下游侧。本发明能够在减小通孔总数目的同时保持或改善抗EM性。
  • 半导体器件及其设计方法
友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期
咨询在线客服咨询在线客服
tel code back_top