[发明专利]存储器装置以及该存储器装置的操作方法在审
| 申请号： | 201811517174.X | 申请日： | 2018-12-12 |
| 公开（公告）号： | CN110400588A | 公开（公告）日： | 2019-11-01 |
| 发明（设计）人： | 李熙烈;李丙仁;李相宪 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C16/08;G11C16/10;G11C16/34 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮;黄纶伟 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 存储器装置以及该存储器装置的操作方法。一种存储器装置包括：存储器单元阵列，其包括多个串；外围电路，其联接到存储器单元阵列并且被配置用于依次对所述多个串执行编程电压施加操作、编程验证操作和空穴注入操作；以及控制逻辑，其被配置用于控制外围电路的操作，其中，在空穴注入操作期间，控制逻辑控制外围电路的操作以在所述多个串中的每一个的源极选择晶体管下方的沟道处生成栅诱导漏极泄漏GIDL。 | ||
| 搜索关键词： | 存储器装置 外围电路 存储器单元阵列 空穴 控制逻辑 源极选择晶体管 编程验证操作 编程电压 操作期间 沟道处 漏极 配置 泄漏 诱导 施加 | ||
【主权项】：
1.一种存储器装置，该存储器装置包括：存储器单元阵列，该存储器单元阵列包括多个串；外围电路，该外围电路联接到所述存储器单元阵列并且被配置为依次对所述多个串执行编程电压施加操作、编程验证操作和空穴注入操作；以及控制逻辑，该控制逻辑被配置为控制所述外围电路的操作，其中，在所述空穴注入操作期间，所述控制逻辑控制所述外围电路的操作以在所述多个串中的每一个的源极选择晶体管下方的沟道处生成栅诱导漏极泄漏GIDL。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811517174.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储器装置
- 下一篇：具有垂直存储器单元串及支持电路的方法及设备
- 同类专利
- 一种RFID芯片上的存储器阵列结构-201910863162.0
- 韦强;张建伟 - 上海明矽微电子有限公司;张建伟
- 2019-09-12 - 2019-11-08 - G11C16/04
- 在EEPROM存储器设计中，速度、功耗和面积是三个最基本也是最关键的设计指标。在RFID的应用中，由于某些RFID的工作特性，为了提升操作速度，对该存储单元阵列的操作采取按页读取和按页写入的方式，以一个页为基本操作单位，使得EE存储器阵列中可以省略BSG管，这样就在不影响任何工作性能的条件下，减小了EE存储器阵列模块的面积。
- 一种减小EEPROM存储器面积的方法-201910863166.9
- 韦强;张建伟 - 上海明矽微电子有限公司;张建伟
- 2019-09-12 - 2019-11-08 - G11C16/04
- 现今，EEPROM已成为消费电子，手机，汽车电子，以及射频识别标签以及卡类芯片领域应用非常广泛的非挥发性存储器，它用来存储识别码或其他数据，EEPROM的容量可以从几比特到几万比特。为了减小存储模块的面积，本发明提出一种减小上下dummy阵列的方法。本方法通过减小dummy阵列的方法，从而可以有效缩小存储模块面积。这种方法即减小了存储模块的面积，缩减的dummy阵列同样也可以起到保护存储阵列和提高可靠性的作用。
- 用于校准可调谐部件的系统和方法-201480061112.6
- 阿瑟·S·莫里斯;马滕·A·E·塞思;彼得·古德;史蒂文·斯宾塞·沃特金斯 - 维斯普瑞公司
- 2014-11-10 - 2019-11-08 - G11C16/04
- 用于调整可调谐部件的调谐设置的系统、设备和方法，能够被配置用于校准可调谐部件，该可调谐部件诸如是可调谐电容器。具体地，所述系统、设备和方法能够针对向可调谐部件的一个或多个输入而测量设备响应，在非易失性存储器内存储表征可调谐部件的设备响应的校准代码，并且基于校准代码调整可调谐部件的调谐设置，以达到可调谐部件的期望响应。
- 一种改善P型NVM存储器NBTI效应的差分架构存储单元-201610884512.8
- 翁宇飞;李力南 - 苏州宽温电子科技有限公司
- 2016-10-11 - 2019-11-05 - G11C16/04
- 本发明是一种改善P型NVM存储器NBTI效应的差分架构存储单元，该存储单元由P型NVM存储单元及NBTI恢复电路组成，所述P型NVM存储单元为浮栅型架构或者为基于标准CMOS工艺的逻辑结构NVM存储单元。本发明在传统P型NVM存储单元的基础上，采用差分架构，保证输入差分放大器的位线信号的匹配性，增加了存储单元的可靠性和稳定性，同时增加了恢复电路来降低P型NVM在高压工作之后的NBTI效应影响，可以有效地降低电路功耗，提高存储器整体的稳定性。所述存储单元稳定性得到明显改进，具有很重要的研究意义和广阔的市场前景。
- 存储器装置以及该存储器装置的操作方法-201811517174.X
- 李熙烈;李丙仁;李相宪 - 爱思开海力士有限公司
- 2018-12-12 - 2019-11-01 - G11C16/04
- 存储器装置以及该存储器装置的操作方法。一种存储器装置包括：存储器单元阵列，其包括多个串；外围电路，其联接到存储器单元阵列并且被配置用于依次对所述多个串执行编程电压施加操作、编程验证操作和空穴注入操作；以及控制逻辑，其被配置用于控制外围电路的操作，其中，在空穴注入操作期间，控制逻辑控制外围电路的操作以在所述多个串中的每一个的源极选择晶体管下方的沟道处生成栅诱导漏极泄漏GIDL。
- 具有垂直存储器单元串及支持电路的方法及设备-201910599243.4
- 长谷川·武裕;作井浩司 - 美光科技公司
- 2015-01-21 - 2019-11-01 - G11C16/04
- 本申请涉及具有垂直存储器单元串及支持电路的方法及设备。一种此设备包含形成于衬底的顶侧上的存储器单元串。支持电路形成于所述衬底的背侧上且通过所述衬底中的垂直互连件耦合到所述存储器单元串。所述垂直互连件可为晶体管，例如环绕衬底晶体管及/或环绕栅极晶体管。
- 对存储器单元阵列进行编程及擦除的方法-201510440976.5
- 杰弗里·A·希尔兹;肯特·D·休依特;唐纳德·S·格伯 - 密克罗奇普技术公司
- 2009-12-09 - 2019-11-01 - G11C16/04
- 本发明涉及对存储器单元阵列进行编程及擦除的方法。本发明提供一种用于对NMOS电可擦除可编程只读存储器(EEPROM)单元阵列进行编程及擦除的方法，其最小化对所述存储器阵列单元及支持电路的位干扰及高电压要求。另外，可通过形成其上制作有独立可编程存储器段的多个电隔离的P阱将所述N沟道存储器单元阵列分离成所述存储器段。举例来说，可通过p‑n结隔离或电介质隔离来形成所述多个电隔离的P阱。
- 可集成于寄存器的多次可编程非易失性差分存储单元-201610207913.X
- 陈达;艾瑞克·布劳恩 - 成都芯源系统有限公司
- 2016-04-05 - 2019-10-25 - G11C16/04
- 本发明公开了一种多次可编程(MTP)存储单元、用MTP存储单元实现D触发器功能的电路、以及用MTP存储单元实现寄存器功能的电路，该MTP存储单元包括MTP基本差分单元和二阶锁存单元，其中MTP基本差分单元提供第一平衡信号和第二平衡信号，二阶锁存单元在第一锁存控制信号和第二锁存控制信号的控制下，根据第一平衡信号和第二平衡信号提供输出信号。本发明公开的MTP存储单元可以同时兼容D触发器的时序和寄存器的时序，同时该MTP存储单元稳定、结构简单、且面积较小。
- 半导体装置-201810846296.7
- 櫛田桂一 - 东芝存储器株式会社
- 2018-07-27 - 2019-10-18 - G11C16/04
- 本发明的半导体装置具备锁存电路，该锁存电路具有能够保存相反极性的数据的第1、第2节点。第1晶体管位于第1节点与第1位线之间，且栅极电极连接于字线。第2晶体管位于第2节点与第2位线之间，且栅极连接于字线。电源线电连接于锁存电路。第3晶体管位于第1节点与基准电压源之间。第4晶体管位于第2节点与基准电压源之间，且栅极电连接于基准电压源。信号线电连接于第3晶体管的栅极。在第1模式下，电源线对锁存电路供给第1电压，信号线使第3晶体管为非导通状态，在第2模式下，电源线对锁存电路供给第2电压，信号线使第3晶体管为导通状态而将第1节点连接于基准电压源。
- 编程分栅位单元-201410033765.5
- C·M·洪;R·J·西兹代克;B·A·温斯蒂亚德 - 恩智浦美国有限公司
- 2014-01-24 - 2019-10-18 - G11C16/04
- 本公开涉及编程分栅位单元。一种编程分栅存储器的方法，将电压不同地应用于选择的单元和取消选择的单元的端子。对于通过耦合于选择的行和选择的列被编程的单元，将所述控制栅极耦合于第一电压、将所述选择栅极耦合于第二电压，编程是通过将漏极端子耦合于导致了分栅存储单元导电的电流吸收器以及将所述源极端子耦合于第三电压而实现的。对于通过未耦合于选择的行而未被编程的单元，非编程是通过将所述控制栅极耦合于所述第一电压、将所述选择栅极耦合于大于在读期间应用于所述选择栅极的电压但足够低以阻止编程的第四电压而维持的，其中所述分栅存储单元在所述读期间被取消选择。
- 针对3D非易失性存储器的动态擦除电压步长选择-201480032198.X
- 文迪·奥;曼·L·木伊;董颖达;东谷政昭 - 桑迪士克科技有限责任公司
- 2014-09-05 - 2019-10-18 - G11C16/04
- 提供了用于以下述方式对3D堆叠式非易失性存储器设备中的存储器单元进行擦除的技术，该方式避免随着编程‑擦除周期的积累导致的擦除速度减小而延长擦除时间。特别地，可以设定擦除脉冲的步长，其为编程‑擦除周期的数量的函数，例如由编程‑擦除周期的计数、编程期间的循环计数、或初始编程电压来指示，其中，编程期间的循环计数是编程速度的函数，初始编程电压是编程速度的函数。此外，该擦除操作可以引起在不同字线层中的存储器单元的擦除速度不同。
- 基于随机时间的非易失性存储器数据安全擦除方法-201610819091.0
- 赵毅强;辛睿山;赵公元;王佳;李跃辉 - 天津大学
- 2016-09-13 - 2019-10-11 - G11C16/04
- 本发明涉及数据安全领域，为提出非易失性存储器数据安全擦除方法，利用随机数发生器、计数器与高频时钟结构，调控数据擦除时间，使得擦除时间随机，进而使得浮栅单元残余电子数随机，大大增加了数据恢复难度，保障了存储器芯片的数据安全。为此，本发明采用的技术方案是，基于随机时间的非易失性存储器数据安全擦除方法，具体步骤如下：利用随机数发生器、计数器与高频时钟结构，调控数据擦除时间，使得擦除时间随机，进而使得浮栅单元残余电子数随机。本发明主要应用于数据安全。
- 具有数据保留分区的闪速存储器-201380055341.2
- N.N.扬;C.N.Y.阿维拉;S.T.斯普劳斯 - 桑迪士克科技有限责任公司
- 2013-10-15 - 2019-10-01 - G11C16/04
- 一种NAND闪速存储器芯片包括在相同的存储器阵列中的：具有较小的存储器单元的第一分区，所述较小的存储器单元具有较小的电荷存储元件；以及具有较大的存储器单元的第二分区，所述较大的存储器单元具有较大的电荷存储元件。根据数据的特性、或者期望的特性选择数据以存储在第一或者第二分区中。
- 非易失性存储器器件及其操作方法-201910122861.X
- 李汉埈;金承范;金哲范;李承宰 - 三星电子株式会社
- 2019-02-18 - 2019-09-03 - G11C16/04
- 存储器器件包括多个字线。一种操作存储器器件的方法包括：通过向第一字线施加具有第一电平的偏移电平的虚拟读取电压，针对被连接到字线当中的第一字线的第一存储器单元执行第一虚拟读取操作；基于执行第一虚拟读取操作的结果，确定第一存储器单元的阈值电压分布的劣化；基于确定阈值电压分布的结果，将虚拟读取电压的偏移电平调整为第二电平；以及通过向字线当中的第二字线施加具有被调整为第二电平的偏移电平的虚拟读取电压，针对被连接到字线当中的第二字线的第二存储器单元执行第二虚拟读取操作。
- 半导体器件-201910130269.4
- 樫原洋次 - 瑞萨电子株式会社
- 2019-02-21 - 2019-08-30 - G11C16/04
- 本申请的各实施例涉及半导体器件。提供了能够稳定地处理具有低压电源的电压电平的信号的半导体器件。半导体器件包括具有根据阈值电压的电平变化存储数据的多个存储晶体管和向存储晶体管的每个栅极提供每个电压的多个存储栅极线的第一存储块和第二存储块。半导体器件还包括：与第一存储块对应地设置的用于驱动多个存储栅极线的第一电压控制线和第二电压控制线以及与第二存储块对应地设置的用于驱动多个存储栅极线的第三电压控制线和第四电压控制线。该半导体器件还包括用于驱动第一电压控制线和第三电压控制线的第一译码器；用于驱动第二电压控制线和第四电压控制线的第二译码器；以及控制要提供给第一译码器和第二译码器的电压的电压控制电路。
- 存储器解码系统控制方法及装置-201510546373.3
- 罗光燕;倪昊;于春天;刘晓艳 - 中芯国际集成电路制造(上海)有限公司
- 2015-08-31 - 2019-08-27 - G11C16/04
- 本发明实施例提供了一种存储器解码系统控制方法及装置，所述存储器解码系统包括：解码器、存储单元、第一位线及第二位线，所述位线之间达到预设距离时会产生耦合作用，所述解码器包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第四NMOS管，所述第四NMOS管的源极为所述解码器的输出端，通过施加第一控制信号至所述第一PMOS管的栅极，所述第一控制信号在读操作第一阶段为逻辑低电平，在读操作第二阶段为逻辑高电平，可以使得所述第一PMOS管在所述读操作第二阶段时截止。采用上述控制方法及装置，可以消除存储器执行读操作错误的风险，提高产品的可靠性。
- 将双单元的存储数据屏蔽而进行输出的半导体器件-201380079001.3
- 田边宪志 - 瑞萨电子株式会社
- 2013-08-22 - 2019-08-02 - G11C16/04
- 存储阵列(101)包含多个双单元(104)，该双单元(104)由通过阈值电压的不同来保持二进制数据、且各自能够电重写的第1存储元件(102)和第2存储元件(103)构成。输出电路(105)在接收到双单元(104)的读出请求时，在构成双单元(104)的第1存储元件(102)的阈值电压比擦除判断电平小、且构成双单元(104)的第2存储元件(103)的阈值电压比擦除判断电平小的情况下，将双单元(104)的存储数据屏蔽而进行输出。
- 具有垂直存储器单元串及支持电路的方法及设备-201580011706.0
- 长谷川·武裕;作井浩司 - 美光科技公司
- 2015-01-21 - 2019-07-26 - G11C16/04
- 本发明揭示了设备及方法。一种此设备包含形成于衬底的顶侧上的存储器单元串。支持电路形成于所述衬底的背侧上且通过所述衬底中的垂直互连件耦合到所述存储器单元串。所述垂直互连件可为晶体管，例如环绕衬底晶体管及/或环绕栅极晶体管。
- 记忆体装置的控制方法-201811441148.3
- 曾郁雯;杨宗谕;黄仲仁 - 台湾积体电路制造股份有限公司
- 2018-11-29 - 2019-06-07 - G11C16/04
- 一种记忆体单元包括基板及浮动栅极记忆体单元。浮动栅极记忆体单元包括安置于基板上的擦除栅极结构、浮动栅极结构、选择栅极、共用源极及漏极。共用源极安置于基板中，且擦除栅极结构安置于共用源极上。浮动栅极结构在擦除栅极结构的两个相对侧处自基板的凹槽突出。一种用于控制记忆体单元的方法包括将擦除栅极程序化电压施加于擦除栅极结构上，将控制栅极程序化电压施加于共用源极上，将位线程序化电压施加于漏极上，及将字线程序化电压施加于选择栅极上，其中控制栅极程序化电压大于擦除栅极程序化电压。
- 非易失性半导体存储装置-201580019455.0
- 品川裕;葛西秀男;川嶋泰彦;樱井良多郎;谷口泰弘 - 株式会社佛罗迪亚
- 2015-04-20 - 2019-06-07 - G11C16/04
- 本发明提供一种非易失性半导体存储装置，在存储单元(1a)中，第一深阱(DW1)和第二深阱(DW2)不受相互约束，能够对第一深阱和第二深阱分别施加第一阱(W1)的电容晶体管(3a、3b)、或第二阱(W2)的写入晶体管(4a、4b)的动作所需的电压。由此，在存储单元中，能够将第一深阱和第一阱之间的电压差、或第二深阱和第二阱之间的电压差变为小于发生隧道效应的电压差(18V)，因此能够使第一深阱和第一阱之间的结电压、或第二深阱和第二阱之间的结电压变小，从而能够混载在电路结构被微细化且结耐压较低的电路元件上。
- 半导体存储装置-201410453106.7
- 白川政信;原德正 - 东芝存储器株式会社
- 2014-09-05 - 2019-02-12 - G11C16/04
- 本发明提供一种可有效率地被控制的半导体存储装置。存储装置(1)包含：第一及第二存储单元阵列(CA0、CA1)；以及控制电路，其可输出第一信息与第二信息，该第一信息表示能否受理指示对第一存储单元阵列的访问的命令，该第二信息表示能否受理指示对第二存储单元阵列的访问的命令。
- 半导体存储装置-201410453807.0
- 镰田英行;南稔郁;东辻哲平;佐藤敦祥;米浜敬祐;马场康幸;篠原广 - 东芝存储器株式会社
- 2014-09-05 - 2019-02-12 - G11C16/04
- 本发明提供一种可以抑制面积增加的半导体存储装置。实施方式的半导体存储装置包括第1、第2存储单元晶体管MT、第1、第2字线WL、第1、第2晶体管(50)、及第1、第2驱动电路(60)。第1存储单元晶体管MT设置在半导体基板上方且包括电荷累积层。第2存储单元晶体管MT设置在第1存储单元晶体管MT的上方且包括电荷累积层。第1、第2字线WL分别与第1、第2存储单元晶体管MT连接。第1、第2驱动电路(60)分别施加各自的电压到第1、第2字线WL。第1、第2晶体管(50)分别将第1、第2字线WL与第1、第2驱动电路(60)之间连接。第1晶体管(50)与第2晶体管(50)的尺寸不同。
- 共享位线的串架构-201480014482.4
- 薛钟善;李承皮;金光虎;湍·潘姆 - 桑迪士克科技有限责任公司
- 2014-03-01 - 2019-02-05 - G11C16/04
- 描述了使用共享位线的串架构对存储器单元进行编程和读取的方法。在一些实施例中，存储器单元和选择器件可以与包括电荷存储层的晶体管对应。在一些情况下，电荷存储层可以是导电的或不导电的(例如，在SONOS器件中使用的氮化硅层)。在一些实施例中，选择配对的串中的第一串中的存储器单元可以包括：将SEO晶体管设置成导通状态，以及将控制漏极侧选择晶体管的SGD线设置成下述电压，该电压大于与第一串的第一漏极侧选择晶体管关联的第一阈值电压并且小于与配对的串中的第二串的第二漏极侧选择晶体管关联的第二阈值电压。
- 用于非易失性存储器系统的控制器集成电路及其操作方法-201580058250.3
- V.索麦亚 - 桑迪士克科技有限责任公司
- 2015-10-02 - 2019-01-22 - G11C16/04
- 控制器电路的定时和功耗取决于工艺、电压和温度。如果所述控制器ASIC可在运行时间期间测量平均电压电平，则固件可使用此信息来调整用于最佳速度/功率性能的电压。电压检测器生成例如3位的输出，其中，三位总线的每个状态表示电压带。这些位然后可由所述固件用来微调适合的调节器以升高/降低所述电压。这可针对核电压和I/O电压两者来进行。所述固件可被进一步优化成将温度检测器和工艺检测器连同电压带检测器的状态考虑在内以便优化系统性能。
- SRAM存储单元-201810952092.1
- 蒋建伟 - 上海华虹宏力半导体制造有限公司
- 2018-08-21 - 2018-12-28 - G11C16/04
- 本发明公开了一种SRAM存储单元，由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及四个N型传输管组成。本发明既能实现抗软错误功能，又能在近阈值电压下工作。
- 非挥发性半导体存储装置-201410452790.7
- 福田良 - 东芝存储器株式会社
- 2014-09-05 - 2018-12-21 - G11C16/04
- 本发明涉及一种加工难度低且谋求动作控制性的提高的非挥发性半导体存储装置。本实施方式的非挥发性半导体存储装置包括：第1存储器串，其包含串联连接的多个第1存储单元晶体管、及第1选择晶体管；第2存储器串，其包含串联连接的多个第2存储单元晶体管、及第2选择晶体管；位线，其电性连接在所述第1存储器串的一端及所述第2存储器串的一端；第1晶体管，其栅极电性连接在所述第1存储器串的另一端；源极线，其电性连接在所述第1晶体管的一端；以及第2晶体管，其栅极电性连接在所述第2存储器串的另一端，且其一端电性连接在所述第1晶体管的另一端，另一端电性连接在所述位线。
- N-沟道可多次编程存储器器件-201310384724.6
- Y·何;X·卢;A·伯格蒙特 - 马克西姆综合产品公司
- 2013-08-29 - 2018-11-23 - G11C16/04
- 一种N‑沟道可多次编程存储器器件，具有：N‑导电类型衬底；第一和第二P‑导电类型阱，位于所述N‑导电类型衬底中；N‑导电类型源极和漏极区域，形成在第一P‑导电类型阱中，所述源极和漏极区域由沟道区沟道区域间隔开；氧化物层，位于所述N‑导电类型衬底之上；以及浮置栅极，在所述沟道区域之上且在所述N‑导电类型衬底中的第二P‑导电类型阱之上延伸，所述可多次编程存储器单元能够通过热电子注入来进行编程并且能够通过热空穴注入来进行擦除。
- 非易失性存储器装置及其操作方法-201810129145.X
- 林崇荣;金雅琴 - 卡比科技有限公司
- 2018-02-08 - 2018-11-13 - G11C16/04
- 一种非易失性存储器装置，包含：第一浮接栅极元件、第二浮接栅极元件以及选择栅极元件。第一浮接栅极元件包含栅极，并配置以根据读取电位、控制电位以及栅极的电性状态产生读取电流。第二浮接栅极元件与第一浮接栅极元件共用栅极，并配置以根据写入电位以及控制电位判定栅极的电性状态。选择栅极元件电性耦接于第一浮接栅极元件以及第二浮接栅极元件，并配置以根据字符驱动电位以及源极驱动电位产生控制电位。借此，可将非易失性存储器装置的读取与写入分别由不同的元件执行，将可减少对于氧化层的损坏，并提升元件的可靠度。
- 电流检测电路及半导体存储装置-201410466454.8
- 荒川贤一 - 华邦电子股份有限公司
- 2014-09-12 - 2018-08-28 - G11C16/04
- 本发明提供一种电流检测电路及半导体存储装置，该电流检测电路能够高速地检测出流过微细的位线构造的电流。本发明的分页缓冲器/感测电路(170)包括：晶体管(TP3)，在预充期间中对节点(SNS)预充电，在放电期间中供给被设定好目标的定电流给节点(SNS)；晶体管(TN3)，根据预充电至节点(SNS)的电压对位线预充电；晶体管(TP2)，连接至节点(SNS)。晶体管(TP2)在放电期间，检测出是否有比晶体管(TP3)供给的定电流大的电流从位线放电，并输出检测结果至节点(SENSE)。
- 一种改进的差分架构ETOXflash存储单元及存储器-201810089422.9
- 张立军;王子欧;季爱明;刘金陈;桑胜男;马亚奇;顾昌山;佘一奇;陈泽翔 - 苏州大学
- 2018-01-30 - 2018-07-20 - G11C16/04
- 本发明公开了一种改进的差分架构ETOX flash存储单元及存储器，该存储单元一包括对称分布的浮栅晶体管M1和浮栅晶体管M2，所述浮栅晶体管M1和浮栅晶体管M2上接源线SL控制电路模块，所述浮栅晶体管M1和浮栅晶体管M2下接位线BL控制电路模块和灵敏放大电路模块，所述浮栅晶体管M1和浮栅晶体管M2的源极分别作为存储单元的两根源线SL1和SL2；所述浮栅晶体管M1和浮栅晶体管M2的漏极分别作为存储单元的两根位线BL1和BL2；所述浮栅晶体管M1和浮栅晶体管M2的第二层栅极作为存储单元的控制栅CG1和CG2；还包括跨接在控制栅CG1和CG2的公共端与位线BL1和BL2的公共端之间的PBTI恢复电路。本发明不仅能够提高该存储单元的读操作的可靠性和稳定性，还能减少PBTI的影响。
- 专利分类
