[发明专利]半导体功率器件在审
| 申请号： | 201810506071.7 | 申请日： | 2018-05-24 |
| 公开（公告）号： | CN110534509A | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 刘伟;刘磊;袁愿林;毛振东 | 申请（专利权）人： | 苏州东微半导体有限公司 |
| 主分类号： | H01L25/18 | 分类号： | H01L25/18 |
| 代理公司： | 11332 北京品源专利代理有限公司 | 代理人： | 孟金喆<国际申请>=<国际公布>=<进入 |
| 地址： | 211103 江苏省苏州市苏州工业园*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于半导体功率器件技术领域，具体公开了一种半导体功率器件，包括MOSFET功率器件芯片和IGBT功率器件芯片；所述MOSFET功率器件芯片和所述IGBT功率器件芯片封装在同一个封装体内，其中：所述MOSFET功率器件芯片的源极与所述IGBT功率器件芯片的发射极均接所述封装体的源极引脚；所述MOSFET功率器件芯片的漏极与所述IGBT功率器件芯片的集电极均接所述封装体的漏极引脚；所述MOSFET功率器件芯片的栅极与所述IGBT功率器件芯片的栅极均接所述封装体的栅极引脚。本发明提供的半导体功率器件能够降低半导体功率器件的通态损耗，提高系统效率。 | ||
| 搜索关键词： | 功率器件芯片 半导体功率器件 封装体 芯片 漏极 通态损耗 系统效率 芯片封装 源极引脚 栅极引脚 发射极 集电极 引脚 源极 封装 体内 | ||
【主权项】：
1.一种半导体功率器件，其特征在于，包括：/nMOSFET功率器件芯片和IGBT功率器件芯片；/n所述MOSFET功率器件芯片和所述IGBT功率器件芯片封装在同一个封装体内，其中：/n所述MOSFET功率器件芯片的源极与所述IGBT功率器件芯片的发射极均接所述封装体的源极引脚；/n所述MOSFET功率器件芯片的漏极与所述IGBT功率器件芯片的集电极均接所述封装体的漏极引脚；/n所述MOSFET功率器件芯片的栅极与所述IGBT功率器件芯片的栅极均接所述封装体的栅极引脚。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州东微半导体有限公司，未经苏州东微半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810506071.7/，转载请声明来源钻瓜专利网。
- 上一篇：发光模块与显示模块
- 下一篇：静电放电保护半导体器件
- 同类专利
- 异质集成芯片的系统级封装结构-201911188487.X
- 朱文辉;史益典;刘振;石磊 - 中南大学;长沙安牧泉智能科技有限公司
- 2019-11-28 - 2020-02-14 - H01L25/18
- 本发明提供了一种异质集成芯片的系统级封装结构，包括：封装基板；硅通孔转接板，所述硅通孔转接板上开设有多个硅通孔，所述硅通孔转接板的底部设置有与多个凸点，所述硅通孔转接板通过所述凸点固定安装在所述封装基板上，所述硅通孔转接板通过所述凸点与所述封装基板电连接；凸点芯片，所述凸点芯片的底部设置有多个小微凸点，所述凸点芯片通过所述小微凸点固定安装在所述硅通孔转接板上，所述凸点芯片通过所述小微凸点与所述硅通孔转接板电连接；本封装结构有效的提高功能的集成度，同时减小了芯片在PCB板上占用空间，同时统一封装不同芯片有利于节省加工工序，使得封装效率得到了提高。
- 晶圆级系统封装方法及封装结构-201911016401.5
- 刘孟彬 - 中芯集成电路(宁波)有限公司
- 2019-10-24 - 2020-02-11 - H01L25/18
- 一种晶圆级系统封装方法及封装结构，封装方法包括：提供第一器件晶圆，第一器件晶圆中形成有多个器件以及各器件周边的多个第一焊垫，第一焊垫与器件电连接；在第一器件晶圆上形成与第一焊垫电连接的第一导电凸块，第一导电凸块形成在第一焊垫上，或朝器件内部分布，形成有第一导电凸块的面为器件晶圆正面；提供芯片；在芯片上形成第二导电凸块；将芯片背面贴合于器件晶圆正面上，第一导电凸块顶面高于芯片正面；在器件晶圆正面上形成填充于芯片和第一导电凸块之间、且露出第一导电凸块和第二导电凸块的封装层；在封装层上形成互连结构，互连结构与第一导电凸块和第二导电凸块电连接。本发明实施例有利于提高封装结构的电连接性能和封装性能。
- 一种加铜柱型的SSD存储芯片封装结构及其封装方法-201911039112.7
- 庞宝龙 - 华天科技(西安)有限公司
- 2019-10-29 - 2020-02-07 - H01L25/18
- 一种加铜柱型的SSD存储芯片封装结构及其封装方法，封装结构包括作为载体的基板，基板的上表面贴装若干层存储芯片，通过键合导线将每层存储芯片分别与基板进行键合；基板的下表面贴装控制芯片，控制芯片通过键合导线与基板进行键合；通过基板上的焊接线路实现存储芯片与控制芯片之间信号的交互；基板的下方通过第一塑封体将基板的下表面以及控制芯片、键合导线封装在内部，控制芯片的外周设置铜柱，铜柱的一端与基板的下表面接合，另一端延伸至第一塑封体的外部，作为焊接管脚；基板的上方通过第二塑封体将基板的上表面以及存储芯片、键合导线封装在内部。本发明的存储芯片封装方法操作简单，既能够实现有效散热，又能够减小封装结构的体积。
- 一种温度图像传感器-201921214134.8
- 魏斌;翟光杰;翟光强 - 北京北方高业科技有限公司
- 2019-07-30 - 2020-02-07 - H01L25/18
- 本实用新型实施例公开了一种温度图像传感器，该温度图像传感器包括：读出电路芯片、存储芯片以及包括至少一个传感像素单元的温度传感芯片；读出电路芯片包括相对的第一面和第二面；存储芯片通过第一键合层键合在读出电路芯片的第一面，温度传感芯片通过第二键合层键合在读出电路芯片的第二面，存储芯片和读出电路芯片通过第一键合层进行键合，温度传感芯片和读出电路芯片通过第二键合层进行键合，简化了温度图像传感器的制备工艺，降低了制备成本，有利于实现温度图像传感器的量产，并在保证温度图像传感器的功能的前提下，减小了温度图像传感器的面积，实现温度图像传感器的小型化。
- 用于裸片到裸片SerDes的分离式芯片解决方案-201780057929.X
- 孔晓华;M·阿拉姆;E·特齐奥格鲁;J·G·科勒托·莫纳 - 高通股份有限公司
- 2017-08-30 - 2020-02-07 - H01L25/18
- 提供SoC集成电路封装，其中用于SoC集成电路封装中的SoC裸片的SerDes的模拟部件被分离到SoC集成电路封装中的SerDes接口裸片中。
- 半导体封装件-201910376198.6
- 金容勳 - 三星电子株式会社
- 2019-05-07 - 2020-01-31 - H01L25/18
- 本发明提供一种半导体封装件。所述半导体封装件包括：连接构件，具有彼此相对的第一表面和第二表面，并包括重新分布层；集成电路芯片，设置在所述连接构件的所述第一表面上，并且包括多个单元；至少一个电容器，位于所述连接构件的所述第一表面上并接近所述集成电路芯片；包封剂，位于所述连接构件的所述第一表面上并包封所述集成电路芯片和所述至少一个电容器，其中，所述多个单元包括从由中央处理单元、图形处理单元和人工智能单元组成的组中选择的核心功率单元，所述核心功率单元中的至少一个核心功率单元设置为邻近于所述集成电路芯片的边缘，并且所述至少一个电容器设置为邻近于所述集成电路芯片的所述边缘。
- 半导体芯片的封装结构及其制作方法与射频模组-201911133511.X
- 周冲 - 苏州宙讯科技有限公司
- 2019-11-19 - 2020-01-31 - H01L25/18
- 本发明公开了一种半导体芯片的封装结构，所述封装结构包括半导体芯片和与半导体芯片配合的芯片载板；所述半导体芯片表面形成有密封圈，所述密封圈与所述芯片载板及所述半导体芯片配合形成密封空腔，所述半导体芯片的功能区被所述密封圈环绕且位于所述密封空腔内。本发明还公开了一种射频模组。本发明提供的半导体芯片的封装方法简单易操作，与现有封装工艺兼容，利于规模化实施，而且形成的半导体芯片的封装结构尺寸更小、成本更低，能更好的满足实际应用需求。
- 半导体装置-201910147699.7
- 内田祐树;渡部武志;早川健;天野彩那;菅生悠树;池部礼淑 - 东芝存储器株式会社
- 2019-02-27 - 2020-01-21 - H01L25/18
- 根据实施例的半导体装置包括衬底和提供在所述衬底上方的第一半导体芯片。第二半导体芯片提供在所述第一半导体芯片上方。相对于与所述衬底的安装表面正交的方向，间隔物芯片提供在所述第一半导体芯片与所述第二半导体芯片之间，所述间隔物芯片由第一树脂材料制成。第一粘合剂材料提供在所述间隔物芯片与所述衬底或所述第一半导体芯片之间。第二粘合剂材料提供在所述间隔物芯片与所述第二半导体芯片之间。第二树脂材料覆盖所述第一和第二半导体芯片以及所述间隔物芯片。
- 半导体封装-201910467484.3
- 白昇铉 - 三星电子株式会社
- 2019-05-31 - 2020-01-14 - H01L25/18
- 一种半导体封装包括基板、在基板上的第一芯片、在基板上并与第一芯片并排布置的第二芯片、以及在第二芯片上的支撑结构。支撑结构的宽度等于或大于第二芯片的宽度。
- 混合信号微控制器及设备-201920798503.6
- 周立功;刘时杰;游勇 - 广州致远电子有限公司
- 2019-05-29 - 2020-01-10 - H01L25/18
- 本申请涉及一种混合信号微控制器及设备。混合信号微控制器包括了设有用于表面贴装的贴装面的封装体，以及设于封装体内的晶圆裸片；晶圆裸片通过邦定线连接封装体上的封装管脚。其中，晶圆裸片包括微控制器裸片和模数转换器裸片，并且，两个裸片与封装体的贴装面层叠设置，有效减少器件的占用面积。裸片之间，以及裸片与封装管脚之间通过邦定线进行电气连接。基于上述结构，封装体内的裸片之间可进行数据传输，并且，裸片通过封装管脚与外部进行数据传输；相较于封装好的芯片成品，裸片的尺寸小，有利于减小封装体贴装时的占用面积，便于应用在对电路体积要求苛刻的数据采集端，且得到的器件封装品性价比高，更有竞争力。
- 用于多芯片封装（MCP）的可旋转架构-201910457392.7
- A·侯赛因;A·那拉马尔普;S·苏巴雷迪 - 英特尔公司
- 2019-05-29 - 2020-01-07 - H01L25/18
- 本发明公开了一种多芯片封装器件，其可以包括具有第一集成电路的第一集成电路管芯，使得第一集成电路可以包括设置在第一集成电路管芯的第一侧上的第一多个端口和设置在第一集成电路管芯的第二侧上的第二多个端口。多芯片封装器件还可以包括第二集成电路管芯，使得第二集成电路可以包括设置在第二集成电路管芯的第三侧上的第三多个端口。当第一集成电路与第一集成电路管芯的第一侧相邻放置时，第一集成电路可以与第二集成电路的第一侧通信，并且当第一集成电路与第二侧相邻放置时，第一集成电路可以与第一集成电路管芯的第二侧通信。
- 一种倒装加打线混合型封装结构及其封装方法-201910901464.2
- 郭海军 - 华天科技(西安)有限公司
- 2019-09-23 - 2019-12-31 - H01L25/18
- 本发明公开了一种倒装加打线混合型封装结构及其封装方法，封装结构包括：基板，基板上开设窗口，第一倒装芯片设置在窗口内，第一倒装芯片上设置有若干第一铜柱；第二倒装芯片贴装在第一倒装芯片和基板上，第二倒装芯片上设置若干第二铜柱；第一倒装芯片的第一铜柱与第二倒装芯片电性连接，第二倒装芯片的第二铜柱与基板电性连接；打线芯片，两个打线芯片贴装在第二倒装芯片上；第一金属线分别电连接打线芯片和基板；塑封胶体包覆基板、第一倒装芯片、第二倒装芯片、打线芯片和第一金属线，塑封胶体下表面裸露第一倒装芯片的芯片硅面。该结构实现芯片在基板上的多层堆叠，确保封装之后结构平衡，避免封装结构导致的翘曲和内部芯片的异常。
- 扇出型指纹识别芯片的封装结构-201920987747.9
- 吕娇;陈彦亨;林正忠 - 中芯长电半导体(江阴)有限公司
- 2019-06-28 - 2019-12-31 - H01L25/18
- 本实用新型提供一种扇出型指纹识别芯片的封装结构，结构包括：线路层；指纹处理芯片，指纹处理芯片的第一面具有重新布线层，指纹芯片的第二面粘附于线路层的第一面；指纹采集芯片，指纹采集芯片电性接合于重新布线层的第二面；金属连线，连接于重新布线层的第二面及线路层的第一面；封装层，覆盖于指纹处理芯片及指纹采集芯片；金属凸块，形成于线路层的第二面。本实用新型采用扇出型封装指纹识别芯片，可将指纹采集芯片及指纹处理芯片集成在同一封装结构中，且指纹采集芯片及指纹处理芯片为垂直堆叠设置，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点，并可有效提高封装结构的响应速度。
- 扇出型指纹识别芯片的封装结构-201920987830.6
- 吕娇;陈彦亨;林正忠 - 中芯长电半导体(江阴)有限公司
- 2019-06-28 - 2019-12-31 - H01L25/18
- 本实用新型提供一种扇出型指纹识别芯片的封装结构，结构包括：线路层；指纹处理芯片，指纹处理芯片的第一面具有重新布线层，指纹芯片的第二面粘附于线路层的第一面；指纹采集芯片，指纹采集芯片电性接合于重新布线层的第二面；金属连线，连接于重新布线层的第二面及线路层的第一面；封装层，覆盖于指纹处理芯片及指纹采集芯片；金属凸块，形成于线路层的第二面介质层中的开孔中。本实用新型采用扇出型封装指纹识别芯片，可将指纹采集芯片及指纹处理芯片集成在同一封装结构中，且为垂直堆叠设置，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点，并可有效提高封装结构的响应速度。
- 扇出型指纹识别芯片的封装结构-201920869199.X
- 陈彦亨;林正忠 - 中芯长电半导体(江阴)有限公司
- 2019-06-11 - 2019-12-24 - H01L25/18
- 本实用新型提供一种扇出型指纹识别芯片的封装结构，结构包括：重新布线层；指纹采集芯片，接合于重新布线层的第一面，指纹采集芯片的电极与重新布线层连接；封装层，包覆指纹采集芯片的侧面，指纹采集芯片的顶面显露于封装层；指纹处理芯片，接合于重新布线层的第二面，指纹处理芯片通过重新布线层与指纹采集芯片连接；金属凸块，形成于重新布线层的第二面，以通过重新布线层实现指纹处理芯片的电性引出。本实用新型采用扇出型封装指纹识别芯片，可将指纹采集芯片及指纹处理芯片集成在同一封装结构中，且指纹采集芯片及指纹处理芯片为垂直设置，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点。
- 多个DIE的隔离传输集成电路-201910776778.4
- 李威;罗和平;袁思彤;文守甫;王佐 - 宜宾市叙芯半导体有限公司
- 2019-08-22 - 2019-12-20 - H01L25/18
- 多个DIE的隔离传输集成电路，涉及集成电路技术。本发明包括并列的两列管脚和两列管脚之间的两个基岛，原端芯片和副端芯片分别设置于两个基岛，隔离芯片设置于两个基岛之一，原端芯片、隔离芯片和副端芯片皆为长方形芯片，其特征在于，原端芯片、隔离芯片和副端芯片的长边垂直于同一列管脚的排列方向。采用本发明的方案芯片加工工艺方面实现简单，成本低。
- 半导体模块-201920671759.0
- 小林邦雄 - 富士电机株式会社
- 2019-05-10 - 2019-12-13 - H01L25/18
- 本实用新型提供一种栅极电压的振荡得到了抑制的半导体模块。在提供的半导体模块中，晶体管元件具备半导体基板、设置于半导体基板上的层间绝缘膜、以及设置于层间绝缘膜上的发射电极，半导体基板具有第一沟槽部以及至少一部分在正面露出并被第一沟槽部包围的第一导电型的浮置半导体区，层间绝缘膜具有用于将发射电极与浮置半导体区电连接的多个开口，晶体管元件具有10Ω以上的内置栅极电阻，半导体基板具有100μm以上且130μm以下的厚度，续流二极管元件具有SiC的肖特基势垒二极管。
- 一种高性能弹性计算的封装芯片-201920776708.4
- 吴君安;杨延辉;向志宏 - 北京超维度计算科技有限公司
- 2019-05-27 - 2019-12-10 - H01L25/18
- 本实用新型涉及一种高性能弹性计算的封装芯片，包括：HEC主控芯片、n个HEC子芯片、封装基板、粘胶层、半导体键合金线和封装填充料。HEC主控芯片和n个HEC芯片具有焊盘。在HEC主控芯片的上表面设置有n个叠加的HEC子芯片；相邻的两个HEC子芯片的上表面与下表面之间通过粘胶层进行粘合。最下方的HEC子芯片与HEC主控芯片通过粘胶层进行粘合。在HEC主控芯片与封装基板通过粘胶层进行粘合。HEC子芯片的焊盘与HEC主控芯片的焊盘通过半导体键合金线进行引线键合，实现电气连接。封装基板的焊盘与HEC主控芯片的焊盘通过半导体键合金线进行引线键合，实现电气连接。并采用封装填充料将封装芯片的空隙进行封装。
- 键合的统一半导体芯片及其制造和操作方法-201980001586.4
- 刘峻;程卫华 - 长江存储科技有限责任公司
- 2019-07-24 - 2019-12-06 - H01L25/18
- 公开了键合的统一半导体芯片及其制造和操作方法的实施例。在示例中，统一半导体芯片包括第一半导体结构，其包括一个或多个处理器、嵌入式DRAM单元阵列以及包括多个第一键合触点的第一键合层。统一半导体芯片还包括第二半导体结构，该第二半导体结构包括NAND存储器单元阵列和第二键合层，该第二键合层包括多个第二键合触点。统一半导体芯片还包括第一键合层和第二键合层之间的键合界面。第一键合触点在键合界面处与第二键合触点接触。
- 半导体功率器件-201810506071.7
- 刘伟;刘磊;袁愿林;毛振东 - 苏州东微半导体有限公司
- 2018-05-24 - 2019-12-03 - H01L25/18
- 本发明属于半导体功率器件技术领域，具体公开了一种半导体功率器件，包括MOSFET功率器件芯片和IGBT功率器件芯片；所述MOSFET功率器件芯片和所述IGBT功率器件芯片封装在同一个封装体内，其中：所述MOSFET功率器件芯片的源极与所述IGBT功率器件芯片的发射极均接所述封装体的源极引脚；所述MOSFET功率器件芯片的漏极与所述IGBT功率器件芯片的集电极均接所述封装体的漏极引脚；所述MOSFET功率器件芯片的栅极与所述IGBT功率器件芯片的栅极均接所述封装体的栅极引脚。本发明提供的半导体功率器件能够降低半导体功率器件的通态损耗，提高系统效率。
- 一种封装体及其制造方法-201810489558.9
- 陈莉;霍炎 - 无锡华润安盛科技有限公司
- 2018-05-21 - 2019-11-29 - H01L25/18
- 本发明提供一种封装体及其制造方法，该封装体包括：第一芯片，所述第一芯片包括设置有内引脚的正面和未设置内引脚的背面，基材，所述基材与第一芯片未设置有内引脚的背面连接；第二芯片，所述第二芯片设置有内引脚的正面与所述第一芯片的正面相对设置，且所述第二芯片的部分内引脚与所述第一芯片的内引脚对应电连接；导电凸点，所述导电凸点的正面与所述第二芯片的正面相对设置，且所述第二芯片的另外一部分内引脚与所述导电凸点的正面对应电连接；绝缘壳体，所述基材、所述第一芯片、所述第二芯片和所述导电凸点封装于所述绝缘壳体内，且所述导电凸点和至少部分表面暴露出所述绝缘壳体。该封装体整体尺寸小，可满足产品轻薄化的要求。
- 半导体封装件-201910387672.5
- 权兴奎 - 三星电子株式会社
- 2019-05-10 - 2019-11-22 - H01L25/18
- 提供一种半导体封装件。所述半导体封装件可以包括：基板；位于所述基板上的半导体芯片；位于所述基板上的无源元件；位于所述基板上的导电结构；以及位于所述半导体芯片、所述无源元件和所述导电结构上的内插基板。所述内插基板可以电连接到所述导电结构。所述无源元件的高度可以大于所述半导体芯片的高度。
- 一种DBC板封装结构-201920735096.4
- 郭新华;傅金源;金宇航 - 浙江芯丰科技有限公司
- 2019-05-21 - 2019-11-22 - H01L25/18
- 本实用新型提供了一种DBC板封装结构，属于模块封装技术领域。它解决了现有的DBC板空间利用率低且装配效率低的问题。本DBC板封装结构，包括DBC基板、两个IGBT芯片和两个FRD芯片，所述DBC基板的上表面具有相互独立的两个芯片焊接层、两个端子焊接层和两个信号端子焊接层，其中一个芯片焊接层位于DBC基板的左上方、另一个芯片焊接层位于DBC基板的右下方，其中一个端子焊接层位于DBC基板的左下方、另一个端子焊接层位于DBC基板的右上方，两个信号端子焊接层分别位于DBC基板的左右侧，且信号端子焊接层位于端子焊接层和芯片焊接层之间，每个芯片焊接层上均设置有所述IGBT芯片和所述FRD芯片。本DBC板封装结构比较紧凑，并且显著提高了DBC板的组装效率。
- 专利分类
