[发明专利]具有比字线更厚的选择栅极电极的三维存储器器件及其制造方法有效
| 申请号： | 201780061839.8 | 申请日： | 2017-09-05 |
| 公开（公告）号： | CN109863597B | 公开（公告）日： | 2023-06-09 |
| 发明（设计）人： | K.重村;有吉润一;M.堤;佐野道明;张艳丽;R.马卡拉;J.刘;M.乔杜里;J.阿尔斯梅尔 | 申请（专利权）人： | 桑迪士克科技有限责任公司 |
| 主分类号： | H10B43/27 | 分类号： | H10B43/27;H10B43/35 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邱军;李莹 |
| 地址： | 美国得*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种三维存储器器件，所述三维存储器器件包括位于衬底上的绝缘层和导电层的交替堆叠体，所述交替堆叠体具有存储器阵列区域和包含阶梯表面的接触区域，以及具有半导体沟道和延伸穿过所述交替堆叠体的所述存储器阵列区域的存储器膜的存储器堆叠结构。所述导电层包括漏极选择栅极电极和字线，其中所述漏极选择栅极电极比每个所述字线更厚。 | ||
| 搜索关键词： | 具有 字线更厚 选择 栅极 电极 三维 存储器 器件 及其 制造 方法 | ||
【主权项】：
1.一种三维存储器器件，包括：绝缘层和导电层的交替堆叠体，所述交替堆叠体位于衬底上，所述交替堆叠体具有存储器阵列区域和包含阶梯表面的接触区域；和存储器堆叠结构，所述存储器堆叠结构包括半导体沟道和延伸穿过所述交替堆叠体的所述存储器阵列区域的存储器膜；其中所述导电层包括漏极选择栅极电极和字线，并且其中所述漏极选择栅极电极在所述存储器阵列区域中具有比每个所述字线更大的有效厚度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司，未经桑迪士克科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780061839.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法-202310244629.X
- 王宜平;A·W·扎克斯勒;N·比利克 - 美光科技公司
- 2023-03-13 - 2023-10-27 - H10B43/27
- 本申请涉及包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括处于导体层面正上方的交替的绝缘层面和导电层面。存储器单元串包括延伸穿过所述绝缘层面和所述导电层面的沟道材料串。所述沟道材料串通过所述导电层面的最下部的导电材料与所述导体层面的导体材料直接电耦合。紧靠在所述最下部导电层面正上方的所述绝缘层面的绝缘材料直接抵靠所述最下部导电层面的所述导电材料的顶部。所述绝缘材料包括氧化铝、氧化铪、氧化锆和经碳掺杂的绝缘材料中的至少一者。公开了其它实施例，包含方法。
- 包括低k漏极选择层级隔离结构的三维存储器器件及其形成方法-202180094244.9
- 张鹏;张艳丽;杨翔;松野光一;东谷政昭;J·阿尔斯迈耶 - 桑迪士克科技有限责任公司
- 2021-12-28 - 2023-10-27 - H10B43/27
- 一种三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于衬底上方；存储器开口填充结构的阵列，该存储器开口填充结构的阵列位于竖直延伸穿过该交替堆叠的存储器开口的阵列内；以及漏极选择层级隔离结构，该漏极选择层级隔离结构在两行存储器开口填充结构之间竖直延伸穿过漏极选择层级导电层。该漏极选择层级隔离结构可包括低k介电材料或气隙。
- 半导体存储装置-201910115197.6
- 古川哲也;筱智彰;野口充宏;渡边伸一;西田征男;田中启安 - 铠侠股份有限公司
- 2019-02-14 - 2023-10-27 - H10B43/27
- 本发明提供半导体存储装置。半导体存储装置具备：半导体基板，在表面设置半导体部及绝缘部；存储单元阵列，设置在半导体基板的第1区域；第1晶体管，设置在半导体基板的第2区域；第2晶体管，设置在半导体基板的第3区域；绝缘性的积层膜，覆盖半导体基板的表面、第1、2晶体管。第1、2晶体管具有：第1半导体层；栅极电极；栅极绝缘膜。第2晶体管的栅极电极中的硼的浓度大于第1晶体管的栅极电极中的硼的浓度。绝缘性的积层膜具备：第1绝缘膜，与半导体基板的表面相接；第2绝缘膜，与第1绝缘膜相接，氢的扩散系数比第1绝缘膜小。第2绝缘膜具备与半导体基板的半导体部相接的第1部分，第1部分沿着第3区域的外缘延伸且包围第3区域。
- 半导体装置-201810939441.6
- 田中亮;山崎博之;原川秀明 - 铠侠股份有限公司
- 2018-08-17 - 2023-10-27 - H10B43/27
- 实施方式的半导体装置具备：第1柱状体，在交替地层叠有第1绝缘层与第1导电膜的第1层叠体内在其层叠方向通过，且包含第1绝缘体、第1半导体的第1部分、第2绝缘体及第2部分，所述第1半导体的第1部分设置在第1绝缘体的上表面上及外侧面上，所述第2绝缘体设置在第1部分的外侧面上，所述第2部分设置在第1层叠体的上方且连接在第1部分的上表面上，且具有大于第1部分的上表面的下表面；氧化膜，设置在第2部分的侧面上；以及第2柱状体，设置在第2部分及氧化膜的上方，且在层叠有第2绝缘层及第2导电膜的第2层叠体内在其层叠方向通过，且包含与第1半导体电连接的第2半导体及设置在第2半导体的外侧面上的第3绝缘体。
- 具有延伸穿过交替材料的堆叠的导电柱的集成组合件-202080034289.2
- 罗双强;I·V·恰雷;J·B·德胡特;R·J·克莱因 - 美光科技公司
- 2020-04-21 - 2023-10-24 - H10B43/27
- 一些实施例包含一种在导电节点上方具有导电宽阔区的集成组合件。所述导电节点包含第一组合物。所述导电宽阔区的底部表面包含是不同于所述第一组合物的组合物的第二组合物。堆叠位于所述导电宽阔区上方。所述堆叠包含交替的第一层级及第二层级。支柱结构垂直地延伸穿过所述堆叠。所述支柱结构中的每一者包含由绝缘衬里横向环绕的导电材料柱。所述柱中的至少一者延伸穿过所述导电宽阔区以直接接触所述导电节点中的一者。一些实施例包含形成集成组合件的方法。
- 制造半导体存储器装置的方法-202211499676.0
- 宾真户;金哲永;白知娟;郑智慧 - 爱思开海力士有限公司
- 2022-11-28 - 2023-10-17 - H10B43/27
- 一种制造半导体存储器装置的方法，该方法包括：形成包括源极牺牲层的初步源极结构；在初步源极结构上方形成包括绝缘层和第一牺牲层的初步层叠结构；形成穿过初步层叠结构的狭缝；通过狭缝去除第一牺牲层以在绝缘层之间限定第一凹陷区域；在每个第一凹陷区域中形成第二牺牲层；通过狭缝去除源极牺牲层以限定第二凹陷区域；以及在第二凹陷区域中形成源极沟道联接层。
- 半导体存储器设备和半导体存储器设备的制造方法-202211465513.0
- 李建泳;金尚秀;陈尚完 - 爱思开海力士有限公司
- 2022-11-22 - 2023-10-17 - H10B43/27
- 本公开涉及半导体存储器设备和半导体存储器设备的制造方法。一种半导体存储器设备包括：第一栅极堆叠结构，包括在垂直方向上交替堆叠的第一层间绝缘层和第一导电层；穿入第一栅极堆叠结构的虚设垂直通道；在虚设垂直通道的两侧处穿入第一栅极堆叠结构的下部垂直通道；第二栅极堆叠结构，包括在垂直方向上交替堆叠在第一栅极堆叠结构上的第二层间绝缘层和第二导电层；部分地穿入第二栅极堆叠结构的第一选择线隔离结构；连接到下部垂直通道、同时穿入第二栅极堆叠结构的上部垂直通道；以及在垂直方向上与虚设垂直通道重叠的第二选择线隔离结构，第二选择线隔离结构穿入第二栅极堆叠结构的一部分。
- 使用替换漏极选择栅极电极的三维存储器装置及其制造方法-201980005971.6
- M.虫贺;H.音井;K.杉浦;崔志欣;榊原清彦 - 桑迪士克科技有限责任公司
- 2019-02-28 - 2023-10-17 - H10B43/27
- 一种形成三维存储器装置的方法包含：在衬底上方形成绝缘层和牺牲材料层的交替堆叠；在所述交替堆叠上方的漏极选择层级中围绕存储器开口形成图案化模板结构；在所述图案化模板结构中的沟槽中形成漏极选择层级隔离结构；在延伸穿过所述交替堆叠的所述存储器开口中形成存储器堆叠结构，其中所述存储器堆叠结构中的每一个包含存储器膜和竖直半导体通道；将所述牺牲材料层替换为字线；以及分开地，将所述图案化模板结构替换为漏极选择栅极电极。
- 具有在三维存储器器件中的突出部分的沟道结构和用于形成其的方法-202080003480.0
- 耿万波;薛磊;刘小欣;高庭庭 - 长江存储科技有限责任公司
- 2020-11-10 - 2023-10-17 - H10B43/27
- 三维(3D)存储器器件包括存储器叠层和沿着垂直方向穿过存储器叠层延伸的沟道结构，存储器叠层包括导电层和与导电层交错的电介质层。沟道结构具有沿着横向方向突出并分别面向导电层的多个突出部分，以及分别面向电介质层而不沿着横向方向突出的多个正常部分。沟道结构包括分别在突出部分中的多个阻挡结构，以及分别在突出部分中并在多个阻挡结构之上的多个存储结构。阻挡结构中的每个阻挡结构的垂直尺寸与在阻挡结构之上的存储结构中的相应存储结构的垂直尺寸在名义上相同。
- 半导体结构的制备方法-202310647325.8
- 郭帅 - 长鑫存储技术有限公司
- 2023-06-02 - 2023-10-17 - H10B43/27
- 本申请涉及一种半导体结构的制备方法。半导体结构的制备方法包括：提供基底；提供衬底；于衬底的表面形成外延叠层，外延叠层包括由下至上依次叠置的第一外延牺牲层及第二外延牺牲层；于外延叠层内形成沟道孔；于沟道孔的侧壁形成第一导电类型的第一沟道层，并于第一导电类型的第一沟道层的表面形成第二导电类型的第二沟道层；第二外延牺牲层与第一沟道层的刻蚀选择比大于1；第二沟道层的掺杂浓度大于第一沟道层的掺杂浓度，第二导电类型与第一导电类型不同。本申请的半导体结构的制备方法在后续对外延叠层进行刻蚀时，不会造成第一沟道层和第二沟道层被刻蚀破坏，进一步帮助提升沟道结构的完整性，以提升存储器件的性能。
- 其中具有垂直延伸的沟道结构的存储器件及其制造方法-201811547596.1
- 杨涵维;孙龙勋 - 三星电子株式会社
- 2018-12-18 - 2023-10-17 - H10B43/27
- 本发明构思提供了一种存储器件及其制造方法。存储器件包括其上具有第一源极膜的衬底和在第一源极膜上的上堆叠结构。提供导电沟道结构，其延伸穿过上堆叠结构和第一源极膜。沟道结构包括垂直地延伸穿过上堆叠结构和第一源极膜的沟道图案、以及在沟道图案的侧壁上的信息存储图案。提供第二源极膜，其在衬底的表面与第一源极膜之间延伸。接触沟道图案的第二源极膜包括向上延伸的突起，该突起在信息存储图案之下延伸。提供沟道保护膜，其在突起的至少一部分与信息存储图案的至少一部分之间延伸。
- 三维半导体存储器装置-201810373132.7
- 金光浩;柳志桓;曹升铉 - 三星电子株式会社
- 2018-04-24 - 2023-10-13 - H10B43/27
- 本文公开了一种三维半导体存储器装置，该三维半导体存储器装置包括：衬底上的堆叠结构，所述堆叠结构包括在衬底的第一区上竖直地堆叠在彼此的顶部上的电极；竖直结构，其穿过堆叠结构，并且包括第一半导体图案；数据存储层，其位于第一半导体图案与电极中的至少一个之间；晶体管，其位于衬底的第二区上；以及第一接触件，其耦接至晶体管。第一接触件包括第一部分和第一部分上的第二部分。第一部分和第二部分中的每一个的直径随着与衬底相距的竖直距离增大而增大。第一部分的上部的直径大于第二部分的下部的直径。
- 半导体存储装置-201910094272.5
- 伊藤孝政;小宫谦;上中恒雄 - 铠侠股份有限公司
- 2019-01-30 - 2023-10-10 - H10B43/27
- 本实施方式的半导体存储装置具备基体部、积层体、以及第1柱状部。积层体包含衬底、设置在衬底上的半导体元件、设置在半导体元件的上方的下层配线、以及设置在下层配线的上方且包含金属化合物或多晶硅的第1导电层。积层体设置在第1导电层的上方，且包含交替积层的多个第2导电层与多个绝缘层。第1柱状部包含在积层体的积层方向上延伸且与第1导电层电连接的半导体主体、以及在多个第2导电层与半导体主体之间具有电荷捕获部的存储器膜。第1导电层至少设置在积层体与下层配线之间、以及积层体的周边区域与下层配线之间。
- 半导体存储装置及其控制方法-201910093774.6
- 加藤竜也;嶋田裕介;荒井史隆 - 铠侠股份有限公司
- 2019-01-30 - 2023-10-03 - H10B43/27
- 实施方式涉及一种半导体存储装置及其控制方法。实施方式的半导体存储装置的控制方法是在半导体存储装置中，对第2导电层施加小于第1电压的第2电压，且对第3导电层施加大于第1电压的第3电压，从而从存储单元读出数据，所述半导体存储装置使用：衬底；板状的第1导电层，与衬底隔开且与衬底面平行地设置在衬底上；板状的第2导电层，与第1导电层隔开且与衬底面平行地设置在第1导电层上；板状的第3导电层，与第2导电层隔开且与衬底面平行地设置在第2导电层上；绝缘体，贯通第1、第2及第3导电层地设置；沟道体，设置在第1、第2及第3导电层与绝缘体之间，且延伸到衬底面；及存储单元，设置在第1导电层与沟道体之间且具有电荷储存膜。
- 半导体存储装置-201910681128.1
- 小宫谦;石田贵士;菅野裕士 - 铠侠股份有限公司
- 2019-07-25 - 2023-10-03 - H10B43/27
- 实施方式提供一种能够实现高集成化及高速化的半导体存储装置。一实施方式的半导体存储装置具备：衬底；多个栅极电极，在与衬底的表面交叉的第1方向上排列；第1半导体层，在第1方向上延伸，且与多个栅极电极对向；栅极绝缘膜，设置于栅极电极与第1半导体层之间；第2半导体层，设置于比多个栅极电极更靠衬底侧，且连接于第1半导体层的与第1方向交叉的第2方向的侧面；及第1接触件，在第1方向上延伸，且连接于第2半导体层。第2半导体层具备：第1区域，连接于第1半导体层的第2方向的侧面，且包含P型杂质；及第1接触区域，连接于第1接触件，且N型杂质的浓度比第1区域大。
- 具有混合阶梯结构的三维存储器器件及其形成方法-202180094052.8
- 飞冈晃洋 - 桑迪士克科技有限责任公司
- 2021-12-29 - 2023-09-29 - H10B43/27
- 在衬底上方形成单元层堆叠的竖直交替序列。每个单元层堆叠包括绝缘层和间隔物材料层，该间隔物材料层形成为第一导电层，或者随后被该第一导电层替换。形成阶梯式表面的2×N阵列。除了一列外的每列两个阶梯式表面通过执行一组处理序列至少一次来竖直延伸。该组处理序列包括形成经图案化的蚀刻掩模层并且蚀刻该2×N阵列的未掩模子集。一个或多个经图案化的蚀刻掩模层具有相应连续开口，该相应连续开口包括作为该阶梯式表面的2×N阵列的子集的阶梯式表面的相应2×M阵列的整个区域。形成穿过该竖直交替序列的存储器元件的竖直堆叠。
- 存储器装置及其制造方法-202211444048.2
- 金哲永;宾真户;金善祐;朴雅蓝;白知娟 - 爱思开海力士有限公司
- 2022-11-18 - 2023-09-26 - H10B43/27
- 本技术包括存储器装置及其制造方法。存储器装置包括：源极线，其包括多个源极层和缓冲层，缓冲层形成在多个源极层之间；层叠结构，其形成在源极线上；单元插塞，其通过穿过层叠结构而接触源极线；狭缝，其使层叠结构分离；以及源极接触件，其形成在狭缝中并且接触源极线。
- 半导体装置及其制造方法-202210797613.7
- 矢内有美;藤田博;小出辰彦 - 铠侠股份有限公司
- 2022-07-06 - 2023-09-22 - H10B43/27
- 本发明涉及一种半导体装置及其制造方法。根据一实施方式，半导体装置的制造方法包括：在第1膜内形成孔，在所述孔内的所述第1膜的侧面形成半导体层。所述方法还包括：在所述半导体层的第1区域的侧面形成第2膜，在所述半导体层的所述第1区域上方的第2区域的侧面形成第3膜，在形成所述第3膜后，去除所述第2膜，而使所述半导体层的所述第1区域的侧面露出。所述方法还包括：在去除所述第2膜后，在所述半导体层的所述第1区域的侧面，形成含有多个第1原子的第4膜，使所述第4膜内的所述第1原子扩散到所述半导体层的所述第1区域内。
- 半导体器件-201811024323.9
- 李英硕;李太熙 - 三星电子株式会社
- 2018-09-04 - 2023-09-22 - H10B43/27
- 提供了一种半导体器件，其包括：衬底，其包括构造为在彼此垂直的第一方向和第二方向上延伸的顶表面；栅极堆叠结构，其设置在衬底上，在第一方向上彼此间隔开，并构造为在第二方向上延伸；第一区域，栅极堆叠结构的顶表面的水平在第一区域中是恒定的；第二区域，栅极堆叠结构的顶表面的水平在第二区域中是台阶状的，第二区域被构造为围绕第一区域的至少一部分；以及导电线，其在第二区域中设置于栅极堆叠结构之间并构造为在第二方向上以凹凸不平的形式延伸。
- 三维半导体装置及其制造方法-202211514977.6
- 郑盛旭 - 爱思开海力士有限公司
- 2022-11-30 - 2023-09-19 - H10B43/27
- 本申请涉及三维半导体装置及其制造方法。一种三维3D半导体装置包括多个层叠结构、多个沟道插塞、狭缝结构和多个虚设沟道插塞。层叠结构包括各自交替地层叠的至少两个导电层和至少两个绝缘层。沟道插塞穿过层叠结构垂直地形成。狭缝结构布置在层叠结构的一侧。多个虚设沟道插塞布置在层叠结构中以与狭缝结构相邻。各个沟道插塞包括沟道绝缘层和沟道层。各个虚设沟道插塞包括沟道绝缘层、沟道层和多个导电层的材料中的至少一种。
- 三维存储器及其制备方法-202010811303.7
- 吴林春;张坤;周文犀 - 长江存储科技有限责任公司
- 2020-08-11 - 2023-09-12 - H10B43/27
- 本发明提供一种三维存储器及其制备方法，该三维存储器包括背部介质层、设置于背部介质层上的半导体衬底、形成于半导体衬底上的第一沟槽和第二沟槽、形成于第一沟槽中的第一半导体材料层、形成于第一半导体材料层及半导体衬底的共同表面的第二半导体材料层、形成于所述第二半导体材料层上的栅极叠层结构；依次贯穿栅极叠层结构、第二半导体材料层并填充于第二沟槽中的分隔槽填充层以及贯穿背部介质层并与第一半导体材料层接触的导电柱。利用本发明，通过在栅线缝隙的下方形成沟槽来增加在沟槽处的牺牲材料层的厚度，从而可以增大栅线缝隙蚀刻时的工艺窗口，降低工艺难度；同时由于省去了牺牲材料层上方的顶部多晶硅层，不会影响器件的电性。
- 垂直型存储器装置及其制造方法-201810785583.1
- 金钟源;全贤九 - 三星电子株式会社
- 2018-07-17 - 2023-09-08 - H10B43/27
- 提供了一种垂直型存储器装置及其制造方法，所述装置包括：衬底，具有单元阵列区域和连接区域；栅电极层，堆叠在衬底的单元阵列区域和连接区域上，栅电极层在连接区域中形成阶梯结构；单元通道层，在单元阵列区域中，单元通道层穿过所述多个栅电极层；虚设通道层，在连接区域中，虚设通道层穿过所述多个栅电极层中的至少一个栅电极层；单元外延层，设置在单元通道层下方；以及虚设外延层，设置在虚设通道层下方，其中，虚设外延层的形状与单元外延层的形状不同。
- 具有电介质支撑柱的多层三维存储器装置及其制造方法-201980006609.0
- 大津义孝;野泽庆;藤田野手子;北条直人;田中吉伸;伊藤广一 - 桑迪士克科技有限责任公司
- 2019-08-13 - 2023-09-05 - H10B43/27
- 一种多层三维存储器阵列包含竖直堆叠的绝缘层和导电层的多个交替堆叠。包含存储器膜和半导体通道的存储器堆叠结构延伸穿过所述交替堆叠。所述交替堆叠形成为绝缘层和牺牲材料层的交替堆叠，且随后通过用导电层替换所述牺牲材料层来修改。用所述导电层替换所述牺牲材料层期间的结构支撑由所述存储器堆叠结构和电介质支撑柱结构提供。所述电介质支撑柱结构可仅针对包含第一绝缘层和第一间隔物材料层的第一层交替堆叠的第一层结构形成，或可在多个层上方竖直地延伸。可在所述交替堆叠中形成阶梯式表面之前或之后形成所述电介质支撑柱结构。
- 半导体器件及其制造方法-201810365419.5
- 李南宰 - 爱思开海力士有限公司
- 2018-04-23 - 2023-09-05 - H10B43/27
- 公开了一种半导体器件及其制造方法。该半导体器件包括：下绝缘层；栅极堆叠件，所述栅极堆叠件被设置在所述下绝缘层上方；多个支承件，所述多个支承件从所述下绝缘层朝向所述栅极堆叠件延伸；源层，所述源层被设置在所述下绝缘层与所述栅极堆叠件之间；以及沟道图案，所述沟道图案包括设置在所述源层与所述栅极堆叠件之间的连接部。
- 包含横向起伏存储器材料层的三维存储器装置及其形成方法-202180089033.6
- 樋上达也;崔志欣 - 桑迪士克科技有限责任公司
- 2021-06-03 - 2023-09-01 - H10B43/27
- 一种存储器装置包含：绝缘层和导电层的交替堆叠，其位于衬底上方；存储器开口，其竖直地延伸穿过所述交替堆叠；以及存储器开口填充结构，其位于所述存储器开口中且包含竖直半导体通道和存储器材料层。绝缘材料部分的竖直堆叠可设置在所述绝缘层的层级处以为所述存储器材料层提供横向起伏轮廓。替代地，内绝缘间隔物和外绝缘间隔物的组合可用以为所述存储器材料层提供横向起伏轮廓。
- 包含瓶形存储器堆叠结构的三维存储器装置及其制造方法-201980006490.7
- 崔志欣;榊原清彦;S.矢田 - 桑迪士克科技有限责任公司
- 2019-05-22 - 2023-09-01 - H10B43/27
- 一种三维存储器装置包含：位于衬底上方的绝缘层与导电层的交替堆叠，位于所述交替堆叠上方的漏极选择层级栅极电极，延伸穿过所述交替堆叠和所述漏极选择层级栅极电极中的相应一个的存储器开口，以及位于所述存储器开口中的存储器开口填充结构。所述存储器开口填充结构可具有阶梯式轮廓，以在所述漏极选择层级栅极电极的层级处提供比所述交替堆叠内小的横向尺寸。所述漏极选择层级栅极电极中的每一个包含具有两组竖直侧壁分段的平坦部分，和从所述平坦部分竖直地向上突出且横向环绕所述存储器开口填充结构中的相应一个的一组圆柱形部分。所述存储器开口填充结构可成间距地形成为二维阵列。
- 包括波状字线的三维平坦NAND存储器器件及其制造方法-201980006720.X
- R.金子 - 桑迪士克科技有限责任公司
- 2019-05-31 - 2023-09-01 - H10B43/27
- 本发明提供了一种三维存储器器件，三维存储器器件包括：绝缘条带和导电条带的交替堆叠，绝缘条带和导电条带位于衬底上方、大体沿第一水平方向延伸并由宽度调制的线沟槽沿第二水平方向彼此横向地间隔开；存储器膜，存储器膜位于交替堆叠的相应侧壁上、大体沿第一水平方向延伸并沿第二水平方向横向地起伏；以及多个分立竖直半导体沟道，多个分立竖直半导体沟道位于存储器膜中的相应一者的侧壁上。
- 包含阶梯结构的微电子装置及相关的存储器装置、电子系统及方法-202180084278.X
- 罗双强;B·D·洛 - 美光科技公司
- 2021-11-18 - 2023-08-29 - H10B43/27
- 一种微电子装置包括：堆叠结构，其包括布置成阶层的导电结构及绝缘结构的垂直交替序列，所述堆叠结构经划分成通过狭槽结构而彼此分离的块结构；楼梯结构，其在所述堆叠结构内，所述楼梯结构具有包括所述阶层的水平边缘的阶状部；导电接触结构，其与所述楼梯结构的所述阶状部接触；支撑柱结构，其延伸穿过所述堆叠结构；及额外狭槽结构，其在所述块结构中的一者内部分地延伸穿过所述堆叠结构，所述额外狭槽结构中的一者在水平邻近的支撑柱结构之间延伸且与所述水平邻近的支撑柱结构中的额外者相比更靠近所述水平邻近的支撑柱结构中的一者。还描述相关的微电子装置、存储器装置及电子系统。
- 用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构-201780062369.7
- J.余;K.北村;张彤;C.葛;张艳丽;S.清水;Y.笠木;小川裕之;D.毛;K.山口;J.阿尔斯梅尔;J.凯;K.松本;Y.正森 - 桑迪士克科技有限责任公司
- 2017-09-07 - 2023-08-29 - H10B43/27
- 掩埋源极层的源极带结构和存储器结构内的半导体沟道之间的接触面积可以通过横向扩展其中形成存储器堆叠结构的源极级体积进行增加。在一个实施方案中，可以在形成绝缘层和牺牲材料层的垂直交替堆叠体之前在源极级存储器开口中形成牺牲半导体基座。存储器开口可以包括通过移除牺牲半导体基座形成的凸出部分。存储器堆叠结构可以形成为在凸出部分中具有较大的侧壁表面积，以提供与源极带结构较大的接触面积。或者，在形成存储器开口期间或之后，可以相对于上部部分选择性地扩展存储器开口的底部部分，以提供凸出部分并增加与源极带结构的接触面积。
- 含有分开形成的漏极侧选择晶体管的三维存储器器件及其制造方法-201780002990.4
- Y.水谷;J.卡伊;F.富山;藤野繁大;J.阿尔斯梅尔 - 桑迪士克科技有限责任公司
- 2017-11-28 - 2023-08-25 - H10B43/27
- 可以穿过绝缘层和间隔体材料层的交替的堆叠体来形成存储器堆叠体结构，该交替的堆叠体形成为电气导电层或者随后以电气导电层替换。存储器堆叠体结构可以形成为具有第一节距的行。附加的绝缘层和至少一个漏极选择级电介质层形成在交替的堆叠体之上。漏极选择级开口以具有更小的第二节距的行的形式形成。至少一个漏极选择级电介质层的部分替换形成了间隔开的电气导电线结构，该电气导电线结构围绕相应的多个漏极选择级开口。漏极选择级沟道部分随后形成在相应的漏极选择级开口中。
- 专利分类
