[发明专利]集成电路封装结构及其制造方法有效

专利信息
申请号: 201980000233.2 申请日: 2019-01-22
公开(公告)号: CN109863596B 公开(公告)日: 2020-05-26
发明(设计)人: 陈鹏;周厚德;张保华;顾超 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L25/18 分类号: H01L25/18;H01L21/48;H01L21/56;H01L23/31;H01L23/367
代理公司: 北京永新同创知识产权代理有限公司 11376 代理人: 林锦辉
地址: 430074 湖北省武汉市东湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种集成电路(IC)封装结构,包括:封装衬底,一个或多个管芯,包封材料,至少一个沟槽和散热结构。一个或多个管芯设置在封装衬底上。包封材料设置在封装衬底上,并被配置为将一个或多个管芯包封在封装衬底上。至少一个沟槽设置在包封材料中。散热结构的至少一部分设置在至少一个沟槽中。可以通过散热结构改善IC封装结构的冷却能力,而不会显著增大IC封装结构的尺寸。
搜索关键词: 集成电路 封装 结构 及其 制造 方法
【主权项】:
1.一种集成电路(IC)封装结构,包括:封装衬底;一个或多个管芯,所述一个或多个管芯设置在所述封装衬底上;包封材料,所述包封材料设置在所述封装衬底上,并被配置为将所述一个或多个管芯包封在所述封装衬底上;至少一个沟槽,所述至少一个沟槽设置在所述包封材料中;以及散热结构,其中,所述散热结构的至少一部分设置在所述至少一个沟槽中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201980000233.2/,转载请声明来源钻瓜专利网。

同类专利
  • 一种低压MOS器件-202221575646.9
  • 王焕东 - 广东慧芯电子科技有限公司
  • 2022-06-22 - 2023-02-10 - H01L25/18
  • 本实用新型涉及MOS器件领域,特别是涉及一种低压MOS器件,包括壳体、分别设于所述壳体内部的第一承载框架、第二承载框架、第三承载框架、低压MOS芯片及双向ESD芯片;所述低压MOS芯片设于所述第一承载框架;所述第一承载框架的一端延伸设有若干第一引脚;所述第二承载框架的一端延伸设有若干第二引脚;所述第三承载框架的一端延伸设有若干第三引脚;所述低压MOS芯片设于所述第一承载框架;所述双向ESD芯片设于所述第三承载框架。本实用新型提供一种栅极‑源极间有ESD保护功能优异、使用寿命长的低压MOS器件。
  • 电子器件-202221495947.0
  • 李宝男;李长祺;康荣瑞 - 日月光半导体制造股份有限公司
  • 2022-06-13 - 2023-01-24 - H01L25/18
  • 本实用新型的实施例提供了一种电子器件,包括:基板,具有高密度线路区与低密度线路区;第一电子元件和第二电子元件,并排设置在基板上,第一电子元件和第二电子元件的无源面直接接触基板并且电连接高密度线路区;复数个第一引线,每个第一引线包括第一接点和第二接点,第一接点连接低密度线路区,第二接点连接第一电子元件或第二电子元件的有源面,第一引线用于传递信号。本实用新型的目的在于提供一种电子器件,以至少解决电源和信号之间相互干扰的问题。
  • 一种封装结构-202221627011.9
  • 廖珮淳 - 武汉光钜微电子有限公司
  • 2022-06-24 - 2023-01-13 - H01L25/18
  • 本申请实施例提供了一种封装结构,所述封装结构包括:包裹在塑封层内背对背键合的第一芯片和第二芯片;其中,所述第一芯片包括第一衬底、设置在所述第一衬底上的第一器件和第一保护盖,所述第一保护盖与所述第一衬底之间形成第一空腔,所述第一器件位于所述第一空腔内;所述第二芯片包括第二衬底、设置在所述第二衬底上的第二器件和第二保护盖,所述第二保护盖与所述第二衬底之间形成第二空腔,所述第二器件位于所述第二空腔内。
  • 一种内存芯片的封装结构-202222257178.7
  • 屠静霞 - 力成科技(苏州)有限公司
  • 2022-08-26 - 2023-01-06 - H01L25/18
  • 本实用新型公开了一种内存芯片的封装结构,包括塑封料和堆叠主体,堆叠主体包括基板、存储芯片组、闪存芯片组、垫片和控制芯片,存储芯片组包括一对并排设置的存储芯片堆叠件,二者之间具有间隙,垫片和控制芯片均设置于基板上,且位于间隙内,闪存芯片组堆叠于一对存储芯片堆叠件的上方,且下端与垫片的上端相抵接。本实用新型将存储芯片分别堆叠于基板的两侧,降低堆叠高度,减小了芯片堆叠的纵向空间,同时在存储芯片堆叠件之间形成隧道,将垫片和控制芯片设置于隧道内,减小了芯片堆叠的横向空间。
  • 一种紧凑型BGA封装结构-202222219155.7
  • 陈学芹 - 力成科技(苏州)有限公司
  • 2022-08-23 - 2023-01-06 - H01L25/18
  • 本实用新型公开了一种紧凑型BGA封装结构,包括堆叠主体、以及成型于堆叠主体上的塑封料,堆叠主体包括基板、底层芯片组、上层芯片组、控制芯片和DDR芯片,底层芯片组堆叠于基板上,上层芯片组错位堆叠于底层芯片组上,该上层芯片组与基板之间于底层芯片组旁侧形成间隙,控制芯片堆叠于基板上,且位于间隙内,DDR芯片堆叠于控制芯片上,且上端与上层芯片组下端相抵接。本实用新型上层芯片组错位堆叠于下层芯片组上,且与基板之间形成间隙,将控制芯片和DDR芯片同时堆叠于上层芯片组的下方,且DDR芯片抵接于上层芯片组的下端,减小了芯片封装结构的横向空间。
  • 集成电路封装结构及制备方法-202211175328.8
  • 陈彦亨;林正忠;杨进 - 盛合晶微半导体(江阴)有限公司
  • 2022-09-26 - 2023-01-03 - H01L25/18
  • 本发明的集成电路封装结构及制备方法,包括:基板;重新布线层,所述重新布线层包括与所述基板相接触的第一面及相对的第二面,所述重新布线层采用感光干膜介质层,所述重新布线层至少包括叠置的第一重新布线层和第二重新布线层;封装层,设置在芯片层上且覆盖第一芯片和第二芯片之间的间隙;散热盖板,设置在基板上且覆盖重新布线层、芯片层和封装层。本发明通过将多种具有不同功能的芯片整合在一个封装结构中,提高封装结构的整合性;使用高分辨率干膜聚合物形成更为精细的重新布线层结构,从而实现器件的带宽增加以及减少芯片间的延迟;同时相比于现有技术无须形成带有TSV的中介层即可实现高密度布线能力,所需要的成本更低。
  • 电子组件-202221762307.1
  • 郭明苍;蒋源峰 - 日月光半导体制造股份有限公司
  • 2022-07-06 - 2023-01-03 - H01L25/18
  • 本申请提出一种电子组件,通过将应用成熟制程制作的多个晶圆级芯片彼此电性连接,组成比晶圆级芯片尺寸更大的面板级(Panel)芯片,可以实现高效能的设计目标,同时具备更高的良率、更低的成本和更佳的竞争力,以此解决了高阶制程制作晶圆级芯片所存在的良率低、成本高、竞争力不佳等问题。
  • 一种功率半导体器件-202110727717.6
  • 陈燕平;窦泽春;谢舜蒙;彭勇殿;朱武;张荣;荣春晖;袁勇;陈明翊;谭一帆 - 中车株洲电力机车研究所有限公司
  • 2021-06-29 - 2022-12-30 - H01L25/18
  • 本发明提供了一种功率半导体器件。该功率半导体器件包括:至少一个晶体管元件,其中,所述晶体管元件包括高压功率端、低压功率端及控制端,所述高压功率端延伸出所述功率半导体器件的封装以构成所述功率半导体器件的高压引脚,所述低压功率端延伸出所述功率半导体器件的封装以构成所述功率半导体器件的低压引脚,所述控制端延伸出所述功率半导体器件的封装以构成所述功率半导体器件的控制引脚;以及至少一个检测二极管单元,其中,所述检测二极管单元的阴极连接所述至少一个晶体管元件的所述高压功率端,所述检测二极管单元的阳极延伸出所述功率半导体器件的封装以构成所述功率半导体器件的检测引脚。
  • 一种基于DBC/DPC基板和引线框架的IPM封装系统及方法-202211125682.X
  • 张镜华;李昱兵;张德春;刘运中;郝知行 - 四川奥库科技有限公司
  • 2022-09-16 - 2022-12-30 - H01L25/18
  • 本发明公开了一种基于DBC/DPC基板和引线框架的IPM封装系统及方法包括:基板,所述基板上附着有焊盘;引线框架,所述引线框架通过在焊盘上印刷焊料烧结在基板上;功率器件,所述功率器件通过在引线框架上印刷焊料烧结在引线框架上;续流二极管,所述续流二极管通过在引线框架上印刷焊料焊接在引线框架上,且续流二极管与所述功率器件连接。本发明的技术方案通过晶圆直接固定在框架上,引线框架与DBC基板直接贴合,无需在DBC的边缘和框架之间进行焊接,解决了焊接管脚多、接触电阻大的问题,不存在引脚焊接不良的现象,也不存在引脚焊接点老化失效的现象。
  • 扇出型半导体封装件-201811548772.3
  • 李润泰;赵银贞;金汉 - 三星电机株式会社
  • 2018-12-18 - 2022-12-20 - H01L25/18
  • 本发明提供一种扇出型半导体封装件。所述扇出型半导体封装件包括:芯构件,具有第一通孔并包括布线层;第一半导体芯片,设置在所述第一通孔中并具有形成在所述第一半导体芯片的下侧上的第一连接焊盘;第一包封剂,覆盖所述芯构件和所述第一半导体芯片;连接构件,设置在所述芯构件和所述第一半导体芯片的下方并包括重新分布层;第一堆叠芯片,设置在所述第一包封剂上并通过第一连接导体电连接到所述布线层;以及第二包封剂,设置在所述第一包封剂上并覆盖所述第一堆叠芯片。所述第一半导体芯片包括DRAM和/或控制器,所述第一堆叠芯片包括堆叠型NAND闪存,并且所述第一半导体芯片的第一连接焊盘通过所述重新分布层电连接到所述布线层。
  • 红外感算一体芯片及其工作方法-202211194541.3
  • 曹静;胡小燕;胡绍刚;操俊;王伟平;汪志强;郭于鹤洋 - 中国电子科技集团公司信息科学研究院;电子科技大学
  • 2022-09-29 - 2022-12-20 - H01L25/18
  • 本公开涉及人工智能技术领域,提供一种红外感算一体芯片及其工作方法。红外感算一体芯片包括红外探测器阵列及与红外探测器阵列电连接的感算一体处理芯片;红外探测器阵列用于探测红外热辐射信号,并在感算一体处理芯片的作用下,基于红外热辐射信号输出电流信号;感算一体处理芯片用于控制红外探测器阵列基于红外热辐射信号输出电流信号,得到卷积运算的运算结果。本公开可同时实现红外热辐射的感应及卷积运算,规避数据搬运问题,大幅节省数据传输带宽,提高卷积运算的效能比,进一步降低系统的尺寸和重量,具有高集成度、高效能比、小型轻量化的特点,易于搭载于多种边缘侧设备实现全天时、全天候实时人工智能应用。
  • 一种显示面板及显示装置-202011384842.3
  • 邹宗骏;孙莹;许育民 - 厦门天马微电子有限公司
  • 2020-11-30 - 2022-12-20 - H01L25/18
  • 本发明公开一种显示面板及显示装置。显示面板的相邻子绑定区分别为第一子绑定区和第二子绑定区;第一子绑定区中与第二子绑定区最近邻的绑定焊盘对应电连接的扇出线为第i扇出线;第二子绑定区中与第一子绑定区最近邻的绑定焊盘对应电连接的扇出线为第j扇出线;第j扇出线包括第j直线段;第i扇出线包括第i折线段;第i折线段的第一部与第j直线段之间的夹角小于第一夹角阈值,第i折线段的第二部与所述第二方向的夹角和第j直线段与第二方向的夹角的差值小于第二夹角阈值;第j直线段与第i折线段的长度差值小于预设长度值;沿背离第二子绑定区的方向,包括第一部以及第二部的各扇出线的第一部与第二部之间的夹角逐渐增加。
  • 一种扇出型封装器件-202211106982.3
  • 马力;项敏;季蓉;郑子企 - 通富微电子股份有限公司
  • 2022-09-09 - 2022-12-16 - H01L25/18
  • 本申请公开了一种扇出型封装器件,该器件包括:基板,包括相背设置的第一表面和第二表面;第一表面设置有第一凹槽和位于第一凹槽外围的第一导电孔,且第一导电孔贯通第一表面和第二表面;第一主芯片,位于第一凹槽内;其中,第一主芯片包括相背设置的正面和背面,所述正面和所述第一表面齐平;第一再布线层,位于第一表面一侧,第一再布线层与第一主芯片和第一导电孔电连接;至少一个第一芯片,跨设于第一主芯片和基板上方,且第一芯片功能面上的焊盘与对应位置处的第一导电孔以及第一主芯片电连接。本申请提供的扇出型封装器件能够降低使用过程中出现翘曲出现的概率,并具备较好的性能。
  • 一种芯片组件-202110636699.0
  • 宋婷婷;庞健;孙拓北 - 深圳市中兴微电子技术有限公司
  • 2021-06-08 - 2022-12-09 - H01L25/18
  • 本公开提供一种芯片组件,该芯片组件包括电路板和封装在所述电路板上的至少一个芯片,其中,所述芯片组件还包括加强环,所述加强环环绕所述电路板设置,所述加强环包括多个加强侧壁和多个限位部,多个所述加强侧壁依次相连围成框状,且所述加强侧壁与所述电路板的侧面贴合,每个所述加强侧壁上都设置有所述限位部,且所述限位部从设置该限位部的加强侧壁上朝向所述电路板的中部延伸。
  • 一种射频滤波器件及其封装方法-202110639231.7
  • 蒋将;李平;胡念楚;贾斌 - 开元通信技术(厦门)有限公司;麦姆斯通信技术(上海)有限公司;麦姆斯通信技术(深圳)有限公司
  • 2021-06-08 - 2022-12-09 - H01L25/18
  • 本申请公开了一种射频滤波器件及其封装方法,该器件包括外引电极和由下至上层叠的第一键合滤波器和第二键合滤波器;第一键合滤波器包括第一基体、位于第一基体上表面的第一支撑电极、位于第一支撑电极上表面的第一键合电极;第二键合滤波器包括第二基体、位于第二基体下表面的第二键合电极,第二键合电极具有凹部;第一键合电极的横截面尺寸小于第一支撑电极的横截面尺寸且小于凹部的尺寸,第一键合电极通过凹部与第二键合电极键合;外引电极通过位于第二基体中的通孔与第二键合电极、第一键合电极、第二基体中的辅助键合电极电连接,以使外引电极与第一键合滤波器电连接。本申请可以降低射频滤波器件封装成本,提高生产效率和集成度。
  • 一种防伪用电子器件-202211035004.4
  • 李源;谢雄才 - 信利半导体有限公司
  • 2022-08-26 - 2022-12-06 - H01L25/18
  • 本发明涉及一种防伪用电子器件,包括基板,基板包括A区域、B区域、C区域和D区域;其中,A区域内设置太阳能电池器件,B区域内设置电致发光器件,C区域为光致发光显示区,D区域为静电图案显示区。本发明电子器件将有机发光、发电及显示技术集成到一个电子器件内,提高了防伪器件的防伪水平。
  • 一种适用于晶圆级异质异构芯粒的集成结构和集成方法-202210812604.0
  • 李顺斌;王伟豪;张汝云;刘勤让;万智泉;沈剑良 - 之江实验室
  • 2022-07-12 - 2022-12-02 - H01L25/18
  • 本发明公开了一种适用于晶圆级异质异构芯粒的集成结构和集成方法,包括异质异构芯粒、硅转接板、晶圆基板以及芯粒配置基板,硅转接板上表面具有异构的微凸点用于键合异质异构芯粒,与一组异质异构芯粒键合形成标准集成件,硅转接板下表面具有统一标准化的微焊盘,与晶圆基板上表面的标准集成区域连接,标准及城区通过重布线层和统一标准化的微凸点阵列形成,晶圆基板利用其底部硅通孔与芯粒配置基板连接,芯粒配置基板为有机材料制作,其底部完成大型功率器件以及接插件的集成。本发明解决了因晶圆厂晶圆制备过程中光罩图案无法频繁更换的工艺流程的问题,从而为晶圆级的异质异构芯粒拼装集成提供高效可行的技术保障。
  • 一种扇出型封装器件-202211104816.X
  • 马力;项敏;季蓉;郑子企 - 通富微电子股份有限公司
  • 2022-09-09 - 2022-11-29 - H01L25/18
  • 本申请公开了一种扇出型封装器件,该器件包括:基板,包括相背设置的第一表面和第二表面;其中,第一表面一侧设置有凹槽;主芯片,位于所述凹槽内;其中,所述主芯片包括相背设置的第一功能面和第一非功能面,所述第一功能面上设置有多个第一焊盘,所述主芯片的第一功能面与所述第一表面齐平;至少一个第一芯片,跨设于所述主芯片和所述基板的上方,所述第一芯片的部分第二焊盘与所述主芯片的部分第一焊盘电连接;其中,所述主芯片和/或所述第一芯片的外围设置有导电柱,所述第一芯片的剩余第二焊盘与所述导电柱电连接;塑封层,位于所述第一表面一侧,所述塑封层覆盖所述第一芯片。本申请提出的扇出型封装器件,具有较小体积以及较好性能。
  • 一种多层高带宽存储器及其制造方法-202211082370.5
  • 吕锡明;苏梅英 - 华进半导体封装先导技术研发中心有限公司
  • 2022-09-06 - 2022-11-25 - H01L25/18
  • 本发明提供一种多层高带宽存储器,采用扇出型嵌入式元器件封装方式将高带宽存储器与逻辑芯片集成于一片晶圆上,提升了存储能力,并通过晶圆级凸点工艺使得封装效率得到提升。其包括:至少一个高带宽存储器芯片模块,每个高带宽存储器芯片模块包括N个垂直堆叠的高带宽存储器晶圆,且表面设置有与其电连接的第一金属连接层;逻辑芯片,其表面设置有与其电连接的第二金属连接层;塑封层,包覆高带宽存储器芯片模块、逻辑芯片、第一金属连接层、以及第二金属连接层,其第一表面设置有与第一、第二金属连接层电连接的重布线层及表面钝化层,第二表面设置有承载层;以及与重布线层电连接的凸点。
  • 半导体装置-201810154959.9
  • 河崎一茂;栗田洋一郎 - 铠侠股份有限公司
  • 2018-02-23 - 2022-11-25 - H01L25/18
  • 实施方式提供一种能够使包含多个半导体芯片的积层体的良品率提高的半导体装置。实施方式的半导体装置具备:部件,包含第1面、与所述第1面为相反侧的第2面、及在沿所述第1面的第1方向上延伸的至少一条配线;两个以上的积层体,在所述第1面上,在所述第1方向上排列而配置;及两个以上的逻辑芯片,分别电连接在所述积层体。所述两个以上的积层体分别包含在与所述第1面垂直的第2方向上积层的多个半导体芯片。所述多个半导体芯片分别包含第1半导体层及第2半导体层。所述第1半导体层及第2半导体层具有设置着功能元件的元件面、及与所述元件面为相反侧的背面,且以所述第2半导体层的元件面面向所述第1半导体层的元件面的方式贴合。
  • 一种氮化镓功率器件-202221790359.X
  • 傅玥;周叶凡;孔令涛 - 南京芯干线科技有限公司
  • 2022-07-12 - 2022-11-25 - H01L25/18
  • 本实用新型提供一种氮化镓功率器件,包括氮化镓芯片、二极管、金属柱、散热板、基板和PCB板,其中基板嵌于PCB板中,氮化镓芯片和二极管置于散热板和PCB板之间,氮化镓芯片衬底层及二极管阳极与散热板相连,氮化镓芯片的电极及二极管阴极通过焊球与基板连接,二极管阴极与氮化镓芯片漏极通过焊球实现电气连接,散热板通过金属柱与氮化镓芯片源极相连,二极管阳极通过金属柱与氮化镓芯片源极相连。将氮化镓芯片和二极管集成在一个器件里形成电气并联,降低了氮化镓器件反向导通时的功耗,保护氮化镓器件,氮化镓芯片采用倒装方式,缩短了氮化镓器件与二极管之间的导线长度,降低了导线产生的寄生效应,提高了电路的可靠性。
  • 凹入式半导体装置以及相关联系统和方法-202210446838.8
  • A·M·贝利斯;B·P·沃兹 - 美光科技公司
  • 2022-04-26 - 2022-11-22 - H01L25/18
  • 本公开涉及凹入式半导体装置以及相关联系统和方法。本文中公开在凹入式边缘具有镀敷结构的半导体装置、由所述半导体装置形成的半导体组合件以及相关联系统和方法。在一个实施例中,半导体组合件包含第一半导体装置和第二半导体装置。所述第一半导体装置可包含上表面和处于所述上表面上方的第一介电层,所述第二半导体装置可包含下表面和处于所述下表面上方的第二介电层,且所述第一和第二介电层可接合以耦合所述第一和第二半导体装置。所述第一和第二介电层可各自包含暴露所述相应上表面和下表面上的多个金属结构的多个向内延伸的凹部,且所述上表面凹部和金属结构可对应于所述下表面凹部和金属结构。所述金属结构可通过定位于所述凹部中的镀敷结构被电耦合。
  • 一种芯片封装结构-202221976409.3
  • 金若虚 - 力成科技(苏州)有限公司
  • 2022-07-29 - 2022-11-22 - H01L25/18
  • 本实用新型公开了一种芯片封装结构,包括结构主体以及成型于结构主体上的塑封料,结构主体基板、存储芯片组、闪存芯片组和控制芯片,存储芯片组包括第一存储芯片组和第二存储芯片组,第一存储芯片组和第二存储芯片组并排堆叠于基板上,且第一存储芯片组和第二存储芯片组之间具有隧道,闪存芯片组堆叠于第一存储芯片组和第二存储芯片组上的同一侧,控制芯片堆叠于第一存储芯片组或第二存储芯片组的另一侧。本实用新型在第一存储芯片组和第二存储芯片组上方一侧堆叠闪存芯片组,另一侧堆叠控制芯片,控制芯片和闪存芯片分别堆叠在存储芯片的上方,完全利用有限的封装空间,维持较小的封装尺寸,实现高密度封装。
  • 封装结构-202222017863.2
  • 不公告发明人 - 上海壁仞智能科技有限公司
  • 2022-08-02 - 2022-11-18 - H01L25/18
  • 本公开实施例提供一种封装结构,包括:封装基板和设置在其上的第一和第二管芯,第一和第二管芯各自具有在第一方向上彼此相对且沿第二方向延伸的第一和第二边缘,以及在第二方向上彼此相对且沿第一方向延伸的第三和第四边缘;第一和第二管芯各自包括设置在第一边缘处且具有交替设置的接收接口和发射接口的收发接口区,第一和第二管芯的第一边缘的设置有收发接口区的部分彼此面对,在第二方向上,第一管芯的未设置收发接口区的部分延伸到第二管芯的第三边缘的远离第四边缘的一侧,第二管芯的未设置收发接口区的部分延伸到第一管芯的第三边缘的远离第四边缘的一侧,第一管芯和第二管芯的收发接口区内的接收接口与对应的发射接口电连接。
  • 存储装置及半导体器件-202110519049.8
  • 桂文明;张祥建 - 北京比特大陆科技有限公司
  • 2021-05-12 - 2022-11-15 - H01L25/18
  • 本申请实施例提供了一种存储装置及半导体器件,其中,存储装置包括存储单元层、与存储单元层堆叠设置的控制单元层、及外接触点,且相邻的存储单元层和控制单元层通过层间导电柱电连接;控制单元层包括控制单元,控制单元与外接触点电连接;存储单元层包括多个间隔设置的存储单元、及布设于存储单元之间的间隔区并与存储单元的通信接口电连接的通信总线;其中,每一控制单元至少对应两个存储单元设置,通信总线通过导电柱与控制单元的通信接口电连接。通过将存储单元和控制单元堆叠设置,利用层间导电柱电连接,同时,将通信总线布设于存储单元之间的间隔区,使得用一个控制单元可以控制相互连接的N个存储单元,从而降低控制单元的数量。
  • 一种半导体封装结构-202221330870.1
  • O·R·费伊;B·P·沃兹;A·M·贝利斯 - 美光科技公司
  • 2022-05-30 - 2022-11-11 - H01L25/18
  • 本实用新型涉及一种半导体封装结构。根据本实用新型的一实施例,一种半导体封装结构包含:半导体裸片堆叠,其包含多个半导体裸片;绝缘层,其位于相邻半导体裸片之间;耦合元件,其邻近所述多个半导体裸片的每一者的表面安置,所述多个半导体裸片经由所述耦合元件彼此电连接;以及边缘连接件,其位于所述半导体裸片堆叠的至少部分侧壁上,所述多个半导体裸片的每一者经由所述边缘连接件连接至公共信号。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top