[发明专利]存储器阵列有效
| 申请号： | 201780031440.5 | 申请日： | 2017-07-31 |
| 公开（公告）号： | CN109155145B | 公开（公告）日： | 2022-11-01 |
| 发明（设计）人： | C·J·河村;S·J·德尔纳 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C11/4097 | 分类号： | G11C11/4097;G11C11/409 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一些实施例包含具有一系列位线的存储器阵列。所述位线中的每一者具有第一比较位线组件和第二比较位线组件。所述位线限定所述存储器阵列的列。存储器单元沿着所述存储器阵列的所述列。电容单元沿着所述存储器阵列的所述列，且散置在所述存储器单元当中。所述电容单元在所述存储器阵列的操作期间不用于数据存储，而是用于减小邻近位线之间的寄生电容。 | ||
| 搜索关键词： | 存储器 阵列 | ||
【主权项】：
1.一种存储器阵列，其包括：一系列位线，所述位线中的每一者具有第一比较位线组件和第二比较位线组件；所述位线限定所述存储器阵列的列；存储器单元，其沿着所述存储器阵列的所述列；以及电容单元，其沿着所述存储器阵列的所述列，且散置在所述存储器单元当中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780031440.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体存储器装置-201811515326.2
- 吴星来 - 爱思开海力士有限公司
- 2018-12-12 - 2023-09-26 - G11C11/4097
- 一种半导体存储器装置，该半导体存储器装置包括层叠在基板上方的多条选通线和多条布线。多条选通线层叠在基板的设置在与第一方向交叉的第二方向上的第一单元阵列区域和第二单元阵列区域上方，并且被沟道结构穿过。多条布线层叠在基板的设置在第一单元阵列区域和第二单元阵列区域之间的间隔区域上方以及基板的在第一方向上设置在第一单元阵列区域和第二单元阵列区域以及间隔区域的两侧的第一联接区域上方。各条布线包括在第一方向上横穿间隔区域的线部分以及设置在第一联接区域上方的延伸部分。延伸部分的宽度大于线部分的宽度。
- 存储器装置、存储器数据写入方法以及存储系统-202310465459.8
- 王超 - 长鑫存储技术有限公司
- 2023-04-26 - 2023-08-11 - G11C11/4097
- 公开一种存储器装置、存储器数据写入方法以及存储系统，存储器装置包括：存储阵列组，存储阵列组包括阵列排布的多个存储器单元，多个沿第二方向延伸的字线和多个沿第一方向延伸的位线，存储器单元位于字线与位线交叉区域，第一方向和第二方向相交；N个感测放大器，沿第一方向，N个感测放大器位于存储阵列组的一侧；其中，存储阵列组的多个位线包括N组沿第二方向间隔设置的位线组，每组位线组包括一个第一位线和一个第二位线，第一位线和第二位线沿第二方向相邻排布，第一位线的一端连接感测放大器的第一端，第一位线的另一端连接本地数据线，第二位线的一端连接同一个感测放大器的第二端，第二位线的另一端连接互补本地数据线。
- 用于更快存储器存取区的设备及方法-202180077045.7
- 何源;外山大吾;近藤力;长谷川武裕 - 美光科技公司
- 2021-11-02 - 2023-08-01 - G11C11/4097
- 本发明涉及用于更快存储器存取区的设备、系统及方法。存储器阵列可具有第一存储体，其具有比第二存储体大的存取速度。举例来说，所述第一存储体可具有比所述第二存储体减少的读取延时。所述第一存储体可具有结构差异，例如减小字线及/或减小全局输入/输出(GIO)线长度。在一些实施例中，所述第一及第二存储体可具有单独存储体垫、数据总线及数据端子。在一些实施例中，其可共享所述存储体垫、数据总线及数据端子。在一些实施例中，当接收到对所述第一(更快)存储体的存取命令同时对所述第二(更慢)存储体的存取命令仍在处理时，对所述更快存储体的存取可中断对所述更慢存储体的存取。
- 一种半导体结构及存储器-202310354331.4
- 王学伟 - 长鑫存储技术有限公司
- 2023-03-31 - 2023-06-30 - G11C11/4097
- 本公开实施例提供了一种半导体结构及存储器，半导体结构包括N个存储阵列片和N‑1个读出放大模块；针对第1个和第N个存储阵列片，其第一部分存储单元电连接到与其相邻的读出放大模块；其第二部分存储单元电连接到其第一部分存储单元；另一方面，第1和第N个存储阵列片各自包括多个双子单元，双子单元包括两个存储有相同数据的存储单元，双子单元通过与其对应的感测放大器同时进行数据的读出和写入。这样，采用本公开实施例能够减小芯片的面积，提高集成度。
- 易失性存储器装置-202211393789.2
- 李在弼;鲁光塾 - 三星电子株式会社
- 2022-11-08 - 2023-05-12 - G11C11/4097
- 具有减小的面积的易失性存储器装置可以包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；单元区域，其位于行解码器与列解码器之间，并且包括第一读出放大器和连接到第一读出放大器的第一位线；以及第一外围电路区域，其在第一方向上与单元区域间隔开，并且包括连接到第一读出放大器的第一互补位线。第一读出放大器可以被配置为使用第一互补位线执行关于连接到第一位线的第一存储器单元的读/写操作。
- 易失性存储器装置-202211396461.6
- 李在弼;金熙重;鲁光塾 - 三星电子株式会社
- 2022-11-09 - 2023-05-12 - G11C11/4097
- 易失性存储器装置可以包括：第一读出放大器；第二读出放大器，其在第一方向上与第一读出放大器间隔开；第一垫，其设置在第一读出放大器与第二读出放大器之间，并且包括连接到第一读出放大器的第一位线和连接到第二读出放大器的第二位线；第三读出放大器，其在第二方向上与第二读出放大器间隔开；第四读出放大器，其在第一方向上与第三读出放大器间隔开；以及第二垫，其设置在第三读出放大器与第四读出放大器之间，并且包括连接到第一读出放大器的第一互补位线。
- 具有用于半导体装置的多个多方向导电线及阶梯式导电线接触结构的导电线接触区-202180062817.X
- 金炳鈗;杨胜伟;李时雨;M·扎列斯基 - 美光科技公司
- 2021-07-28 - 2023-05-02 - G11C11/4097
- 系统、方法及设备包含具有用于半导体装置的多个多方向导电线及阶梯式导电线接触结构的导电线接触区。一个存储器装置包括竖直堆叠的存储器单元阵列，其具有竖直堆叠的存储器单元的多个多方向导电线阵列，包含从层的群组的重复迭代形成的层的竖直堆叠，层的所述群组包括：第一介电材料层、半导体材料层及第二介电材料层，所述第二介电材料层具有在其中形成于水平面中的导电线，并且层的所述竖直堆叠具有在互连区中的多个多方向导电线，所述互连区具有形成于阵列区中的所述互连区的第一部分及形成于与所述阵列区间隔开的导电线接触区中的第二部分。
- 用于感测放大器的布局以及相关设备和系统-202110478275.6
- 渡邉由布子;白子剛史 - 美光科技公司
- 2021-04-30 - 2023-05-02 - G11C11/4097
- 本发明公开了用于感测放大器的布局以及相关设备和系统。一种设备包含：第一感测放大器，其包含第一上拉感测放大器；第一下拉感测放大器；以及第一对线，其将所述第一上拉感测放大器连接到所述第一下拉感测放大器。所述设备还包含邻近于所述第一感测放大器的第二感测放大器。所述第二感测放大器包含第二上拉感测放大器、第二下拉感测放大器以及将所述第二上拉感测放大器连接到所述第二下拉感测放大器的第二对线。所述第一对线与所述第二对线的线之间的平行延伸距离是通过所述第一上拉感测放大器和所述第二上拉感测放大器的区域中的所述第一对线或所述第二对线中的至少一个的布线扭绞而均衡。
- 用于确定性处理器的确定性近计算存储器以及存储器单元与处理单元之间的增强数据移动-202180050028.4
- 迪内希·马赫什瓦里 - 格罗克公司
- 2021-06-15 - 2023-03-31 - G11C11/4097
- 一种确定性装置，包括：与确定性处理器通信上耦接并接近确定性处理器的确定性近计算存储器。确定性近计算存储器包括多个数据存储体，多个数据存储体具有用于每个数据存储体的全局存储器地址空间、控制总线、数据输入总线和数据输出总线。确定性处理器被配置成经由控制总线发起对多个数据存储体中数据集的检索。检索到的数据集包括经由数据输出总线传递到确定性处理器的多个流寄存器上的数据存储体中选定数据存储体的至少一行。
- 半导体器件、存算芯片、集成电路产品及操作方法-202211209170.1
- 赵东艳;潘成;王于波;邵瑾;付振;陈燕宁;潘彪;张鹏;庞振江;王文赫 - 北京芯可鉴科技有限公司;北京智芯微电子科技有限公司;北京航空航天大学
- 2022-09-30 - 2023-02-24 - G11C11/4097
- 本发明提供一种半导体器件、存算芯片、集成电路产品及操作方法，属于半导体器件技术领域。所述半导体器件包括：N个MTJ单元，任一MTJ单元包括至少两个MTJ；控制单元，用于对所述N个MTJ单元执行写入操作和读取操作；所述控制单元用于选通地控制所述写入操作的电流，将被运算比特序列写入至M个MTJ单元中的MTJ，M为运算比特序列的比特数；所述控制单元用于基于所述运算比特序列，选通地控制运算操作的电流，注入所述M个MTJ单元中的MTJ，以及用于控制流出所述M个MTJ单元的电流，注入或流出电流的控制持续时间为锁定值与单位时间的乘积值；所述控制单元用于基于所述M个MTJ单元的流出电流的读出值，确定运算结果。本发明可用于提供具有运算能力的磁存储器和芯片。
- 一种相变存储器单元结构、相变存储器阵列及驱动方法-202211143725.7
- 解晨晨;李喜;王倩;陈后鹏;宋志棠 - 中国科学院上海微系统与信息技术研究所
- 2022-09-20 - 2023-01-20 - G11C11/4097
- 本发明涉及一种相变存储器单元结构、相变存储器阵列及驱动方法，其中，相变存储器单元结构包括第一相变器件、第二相变器件、第一选通器件、第二选通器件和第三选通器件；第一相变器件的第一端连接第一位线，第二相变器件的第一端连接第二位线；第一相变器件的第二端、第一选通器件的漏极和第三选通器件的漏极连接在一起；第二相变器件的第二端、第二选通器件的漏极和第三选通器件的源极连接在一起；第一选通器件的栅极和第二选通器件的栅极连接在一起作为相变存储器单元的字线，第三选通器件的栅极连接选通线，第一选通器件的源极和第二选通器件的源极均接地。本发明能够降低相变存储器芯片的成本。
- 存储器阵列-201780031440.5
- C·J·河村;S·J·德尔纳 - 美光科技公司
- 2017-07-31 - 2022-11-01 - G11C11/4097
- 一些实施例包含具有一系列位线的存储器阵列。所述位线中的每一者具有第一比较位线组件和第二比较位线组件。所述位线限定所述存储器阵列的列。存储器单元沿着所述存储器阵列的所述列。电容单元沿着所述存储器阵列的所述列，且散置在所述存储器单元当中。所述电容单元在所述存储器阵列的操作期间不用于数据存储，而是用于减小邻近位线之间的寄生电容。
- NOR闪存阵列及其数据写入方法、读取方法及擦除方法-202110984193.9
- 金波;禹小军 - 杭州领开半导体技术有限公司
- 2021-08-25 - 2022-10-28 - G11C11/4097
- 本发明提供的NOR闪存阵列中，每个存储单元包括依次串联连接的源线选择管和n个存储管，源线选择管的源极作为存储单元的总源极端，每个存储单元中的源线选择管和n个存储管沿列方向排布，而同一行上各个存储单元中的源线选择管沿行方向排布；每条位线连接同一列上各个存储单元的总漏极端；每条共同源线连接同一行上各个存储单元的总源极端；每条字线连接同一行上各个存储单元中串接位置相同的存储管的栅极；每条源线选择线连接同一行上各个存储单元中源线选择管的栅极。如此，n个存储单元可以共用一个源线选择管，有助于提高NOR闪存阵列的存储密度。本发明还提供上述NOR闪存阵列的数据写入方法、数据读取方法和数据擦除方法。
- 双端数据传输电路和存储器-202110340036.4
- 孙豳;何军;应战 - 长鑫存储技术有限公司
- 2021-03-30 - 2022-04-26 - G11C11/4097
- 本申请实施例提供一种双端数据传输电路和存储器，双端数据传输线路，包括：互为差分数据传输线的第一全局数据线和第二全局数据线；互为差分数据传输线的第一本地数据线和第二本地数据线；转换模块，连接在外部数据线、第一全局数据线和第二全局数据线之间，用于根据第一控制信号，控制外部数据线与第一全局数据线之间的数据传输；使能控制模块，用于输出第三控制信号；写入模块，连接在第一本地数据线、第二本地数据线、第一全局数据线和第二全局数据线之间，基于第三控制信号，判断将第一全局数据线中的数据传输至第一本地数据线及将第二全局数据线中的数据传输至第二本地数据线；本申请旨在降低存储器功耗和提高数据存储的可靠性。
- 半导体装置-202010919699.7
- 平尔萱;周震 - 长鑫存储技术有限公司
- 2020-09-04 - 2022-03-08 - G11C11/4097
- 本发明提供一种半导体装置，所述半导体装置包括多个存储单元组及多个感测放大单元组，至少两个存储单元组共用同一个感测放大单元组。使得位于相邻的两个存储单元组之间的感测放大单元可被省略，从而在半导体装置总面积一定的情况下，可以扩大半导体装置的存储容量，或者，在保证半导体装置的存储容量不变的情况下，将相邻的两个存储单元组靠近，可以进一步缩小半导体装置的面积。
- 具有多个读取位线的位单元-202110288249.7
- 安迪·旺坤·陈;庄耀强;S·斯亚咖依;E·阿米兰特 - ARM有限公司
- 2021-03-17 - 2021-10-12 - G11C11/4097
- 本发明题为“具有多个读取位线的位单元”。本文所述的各种具体实施涉及一种具有位单元的设备。该设备可包括耦接到该位单元的水平位线。该水平位线可包括相对于该位单元沿水平方向设置的多个第一读取位线。该设备可包括耦接到该位单元的竖直位线。该竖直位线可包括相对于该位单元沿竖直方向设置的多个第二读取位线。
- 存储装置-201880074987.8
- 大贯达也;冈本佑树;池田寿雄;长冢修平 - 株式会社半导体能源研究所
- 2018-11-19 - 2020-06-30 - G11C11/4097
- 提供一种新颖的存储装置。包括多个存储单元的第一单元阵列与包括多个存储单元的第二单元阵列重叠地设置。第一位线对的两个位线中的一个位线与第一单元阵列中的A个存储单元电连接，第一位线对的两个位线中的另一个位线与第二单元阵列中的D个存储单元电连接。第二位线对的两个位线中的一个位线与第一单元阵列中的B个存储单元及第二单元阵列中的F个存储单元电连接，第二位线对的两个位线中的另一个位线与第一单元阵列中的C个存储单元及第二单元阵列中的E个存储单元电连接。第一位线对与第二位线对交替地设置。
- 存储器设备和电子装置-201920347691.0
- A·康特 - 意法半导体股份有限公司
- 2019-03-19 - 2019-11-12 - G11C11/4097
- 本公开的实施例涉及存储器设备和电子装置。本文中描述了一种可以在不同的读取模式之间切换的非易失性存储器设备。特别地，存储器设备包括多个存储器单元，并且可替换地实现差分类型的读取和单端类型的读取。
- 具有可切换读取模式的非易失性存储器设备及其读取方法-201910207951.9
- A·康特 - 意法半导体股份有限公司
- 2019-03-19 - 2019-10-08 - G11C11/4097
- 本公开的实施例涉及具有可切换读取模式的非易失性存储器设备及其读取方法。本文中描述了一种可以在不同的读取模式之间切换的非易失性存储器设备。特别地，存储器设备包括多个存储器单元，并且可替换地实现差分类型的读取和单端类型的读取。本文中进一步描述了一种用于读取存储器设备的方法。
- 半导体存储器器件中的位线感测放大器的布局结构-201811213200.X
- 元福渊;权赫准 - 三星电子株式会社
- 2018-10-17 - 2019-06-25 - G11C11/4097
- 半导体存储器器件中的位线感测放大器的布局结构包括：第一位线感测放大器，其连接到第一位线和第一互补位线，并且是经由第一控制线和第二控制线来控制的。第一控制线连接到第一位线感测放大器的第一节点，第二控制线连接到第一位线感测放大器的第二节点，第一位线感测放大器包括至少一对晶体管，该至少一对晶体管被配置为共享与第一节点相对应的第一有源区域和与第二节点相对应的第二有源区域中的任何一个有源区域。
- 动态随机存取存储器装置-201810841484.0
- 成基锺;金大善;金真善;南仁哲 - 三星电子株式会社
- 2018-07-27 - 2019-06-18 - G11C11/4097
- 一种动态随机存取存储器(DRAM)装置包括：存储器单元阵列，其包括第一子存储器单元阵列块和第二子存储器单元阵列块，所述第一子存储器单元阵列块包括多条第一子字线与多条第一奇数位线和多条伪位线之间的多个第一存储器单元，所述第二子存储器单元阵列块包括多条第二子字线与多条第二奇数位线和多条第二偶数位线之间的多个第二存储器单元。存储器单元阵列可排列为具有其中所述多条第一奇数位线和所述多条第二偶数位线形成位线对的开放式位线架构。当可选择第一子字线时，可在对连接至选择的所述多条第一子字线之一的所述多个第一存储器单元执行电荷共享操作的第一预定时段将预定电压施加至所述多条伪位线。
- 一种基于开放位线结构的动态存储器-201610340431.1
- 亚历山大;段会福;俞冰;谈杰 - 西安紫光国芯半导体有限公司
- 2016-05-20 - 2019-01-15 - G11C11/4097
- 本发明涉及一种基于开放位线结构的动态存储器，包括译码器电路、灵敏放大器阵列以及多个双存储单元，译码器电路包括结构相同的第一译码单元和第二译码单元，第一异或门电路的一个输入端接外部地址信号RA<0>，第一异或门电路的另一个输入端接cfg_dualcell信号，第一反相器的输出端控制存储单元阵列模块中一个双存储单元的一根字线WL开启，第二异或门电路的一个输入端接外部地址信号RA<0>的反信号/RAI<0>，第二异或门电路的另一个输入端接cfg_dualcell信号，第二反相器的输出端控制存储单元阵列模块中一个双存储单元的另一根字线WL开启。克服了能耗高、可靠性低的技术问题，本发明显著改善了动态存储器的数据保持时间。
- 一种基于开放位线结构的动态存储器-201620466623.2
- 亚历山大;段会福;俞冰;谈杰 - 西安紫光国芯半导体有限公司
- 2016-05-20 - 2016-10-19 - G11C11/4097
- 本实用新型涉及一种基于开放位线结构的动态存储器，包括译码器电路、灵敏放大器阵列以及多个双存储单元，译码器电路包括结构相同的第一译码单元和第二译码单元，第一异或门电路的一个输入端接外部地址信号RA<0>，第一异或门电路的另一个输入端接cfg_dualcell信号，第一反相器的输出端控制存储单元阵列模块中一个双存储单元的一根位线WL开启，第二异或门电路的一个输入端接外部地址信号RA<0>的反信号/RAI<0>，第二异或门电路的另一个输入端接cfg_dualcell信号，第二反相器的输出端控制存储单元阵列模块中一个双存储单元的另一根位线WL开启。克服了能耗高、可靠性低的技术问题，本实用新型显著改善了动态存储器的数据保持时间。
- 一种DRAM存储器-200910198600.2
- 邢溯;杨勇胜;肖德元;陈国庆 - 中芯国际集成电路制造(上海)有限公司
- 2009-11-10 - 2011-05-11 - G11C11/4097
- 本发明提供一种DRAM存储器，其包括存储单元，存储单元面积为7F2，相互平行等间隔设置的字线和相互平行等间隔设置并与字线垂直的位线；字线之间的孔距为2F，位线之间的孔距为
还包括多个有源区，有源区的中心与位于同一相邻位线上且与其相邻的两有源区中心的连线构成等边三角形，等边三角形的边长为4F。通过以上所述的技术方案，通过提供具有7F2的存储单元，与基于8F2的存储单元相比，对于折叠位线存储单元可以实现更好的利用存储单元面积；并且，相应于6F2的存储单元，克服现有的具有6F2存储单元的DRAM存储器所具有的工艺方面的困难，使用开放的位线结构，导致低的噪音免疫力、信噪比降低的缺点。
- 开放式位线DRAM结构的噪声抑制-200810129584.7
- 施连·卢;迪内希·索马谢卡尔;维韦克·德 - 英特尔公司
- 2001-10-03 - 2008-12-24 - G11C11/4097
- 一种开放式位线的动态随机存取存储器(DRAM)结构，它使用了多层位线配置，以减小器件内开关位线之间的耦合。在一种方式中，一排DRAM单元中的每个后续单元都连接到一个不同于这排单元内前一个单元的金属化层上的位线段上。为了进一步减小噪声耦合，还在公用金属化层上的相邻位线之间设置屏蔽元件。此外，还提供了一种功能，利用虚拟信号注入技术来减小DRAM器件中的字线一位线耦合影响。在这种方式中，能够在DRAM器件中一个或多个读出放大器出现饱和情况之前，减小或消除可能会使所述读出放大器出现饱和的共模噪声。在一种方式中，为了实现这种信号注入而设置了虚拟单元和基准单元。本发明的主要原理特别适用于嵌入式DRAM结构，在这种结构中，各个单元内的低电荷存储容量降低了可实现的信号电压。
- 半导体存储器件-200610163698.4
- 延时知子;永田恭一 - 尔必达存储器株式会社
- 2006-12-04 - 2007-06-06 - G11C11/4097
- 半导体存储器件包括利用不同行地址存取的存储板和位于相邻存储板之间的读出放大器列。该读出放大器列是位线对之一扭结的一种配置和位线对均不扭结的另一种配置的混合。如果地址分析说明存在通过一条输入/输出布线进行的存取，则不倒置输入/输出数据。如果地址分析说明存在通过另一条输入/输出布线进行的存取，而且是对存储板进行存取，则不倒置该输入/输出数据，而如果是对另一个存储板进行存取，则倒置该输入/输出数据。
- 专利分类
