“G11C11/4097”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储器装置-CN201811515326.2有效
发明人：吴星来 -专利权人：爱思开海力士有限公司
申请日： 2018-12-12 - 公布日： 2023-09-26 - 主分类号： G11C11/4097 文献下载
摘要：一种半导体存储器装置，该半导体存储器装置包括层叠在基板上方的多条选通线和多条布线。多条选通线层叠在基板的设置在与第一方向交叉的第二方向上的第一单元阵列区域和第二单元阵列区域上方，并且被沟道结构穿过。多条布线层叠在基板的设置在第一单元阵列区域和第二单元阵列区域之间的间隔区域上方以及基板的在第一方向上设置在第一单元阵列区域和第二单元阵列区域以及间隔区域的两侧的第一联接区域上方。各条布线包括在第一方向上横穿间隔区域的线部分以及设置在第一联接区域上方的延伸部分。延伸部分的宽度大于线部分的宽度。
半导体存储器装置

[发明专利]存储器装置、存储器数据写入方法以及存储系统-CN202310465459.8在审
发明人：王超 -专利权人：长鑫存储技术有限公司
申请日： 2023-04-26 - 公布日： 2023-08-11 - 主分类号： G11C11/4097 文献下载
摘要：公开一种存储器装置、存储器数据写入方法以及存储系统，存储器装置包括：存储阵列组，存储阵列组包括阵列排布的多个存储器单元，多个沿第二方向延伸的字线和多个沿第一方向延伸的位线，存储器单元位于字线与位线交叉区域，第一方向和第二方向相交；N个感测放大器，沿第一方向，N个感测放大器位于存储阵列组的一侧；其中，存储阵列组的多个位线包括N组沿第二方向间隔设置的位线组，每组位线组包括一个第一位线和一个第二位线，第一位线和第二位线沿第二方向相邻排布，第一位线的一端连接感测放大器的第一端，第一位线的另一端连接本地数据线，第二位线的一端连接同一个感测放大器的第二端，第二位线的另一端连接互补本地数据线。
存储器装置数据写入方法以及存储系统

[发明专利]用于更快存储器存取区的设备及方法-CN202180077045.7在审
发明人：何源;外山大吾;近藤力;长谷川武裕 -专利权人：美光科技公司
申请日： 2021-11-02 - 公布日： 2023-08-01 - 主分类号： G11C11/4097 文献下载
摘要：本发明涉及用于更快存储器存取区的设备、系统及方法。存储器阵列可具有第一存储体，其具有比第二存储体大的存取速度。举例来说，所述第一存储体可具有比所述第二存储体减少的读取延时。所述第一存储体可具有结构差异，例如减小字线及/或减小全局输入/输出(GIO)线长度。在一些实施例中，所述第一及第二存储体可具有单独存储体垫、数据总线及数据端子。在一些实施例中，其可共享所述存储体垫、数据总线及数据端子。在一些实施例中，当接收到对所述第一(更快)存储体的存取命令同时对所述第二(更慢)存储体的存取命令仍在处理时，对所述更快存储体的存取可中断对所述更慢存储体的存取。
用于存储器存取设备方法

[发明专利]一种半导体结构及存储器-CN202310354331.4在审
发明人：王学伟 -专利权人：长鑫存储技术有限公司
申请日： 2023-03-31 - 公布日： 2023-06-30 - 主分类号： G11C11/4097 文献下载
摘要：本公开实施例提供了一种半导体结构及存储器，半导体结构包括N个存储阵列片和N‑1个读出放大模块；针对第1个和第N个存储阵列片，其第一部分存储单元电连接到与其相邻的读出放大模块；其第二部分存储单元电连接到其第一部分存储单元；另一方面，第1和第N个存储阵列片各自包括多个双子单元，双子单元包括两个存储有相同数据的存储单元，双子单元通过与其对应的感测放大器同时进行数据的读出和写入。这样，采用本公开实施例能够减小芯片的面积，提高集成度。
一种半导体结构存储器

[发明专利]易失性存储器装置-CN202211393789.2在审
发明人：李在弼;鲁光塾 -专利权人：三星电子株式会社
申请日： 2022-11-08 - 公布日： 2023-05-12 - 主分类号： G11C11/4097 文献下载
摘要：具有减小的面积的易失性存储器装置可以包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；单元区域，其位于行解码器与列解码器之间，并且包括第一读出放大器和连接到第一读出放大器的第一位线；以及第一外围电路区域，其在第一方向上与单元区域间隔开，并且包括连接到第一读出放大器的第一互补位线。第一读出放大器可以被配置为使用第一互补位线执行关于连接到第一位线的第一存储器单元的读/写操作。
易失性存储器装置

[发明专利]易失性存储器装置-CN202211396461.6在审
发明人：李在弼;金熙重;鲁光塾 -专利权人：三星电子株式会社
申请日： 2022-11-09 - 公布日： 2023-05-12 - 主分类号： G11C11/4097 文献下载
摘要：易失性存储器装置可以包括：第一读出放大器；第二读出放大器，其在第一方向上与第一读出放大器间隔开；第一垫，其设置在第一读出放大器与第二读出放大器之间，并且包括连接到第一读出放大器的第一位线和连接到第二读出放大器的第二位线；第三读出放大器，其在第二方向上与第二读出放大器间隔开；第四读出放大器，其在第一方向上与第三读出放大器间隔开；以及第二垫，其设置在第三读出放大器与第四读出放大器之间，并且包括连接到第一读出放大器的第一互补位线。
易失性存储器装置

[发明专利]具有用于半导体装置的多个多方向导电线及阶梯式导电线接触结构的导电线接触区-CN202180062817.X在审
发明人：金炳鈗;杨胜伟;李时雨;M·扎列斯基 -专利权人：美光科技公司
申请日： 2021-07-28 - 公布日： 2023-05-02 - 主分类号： G11C11/4097 文献下载
摘要：系统、方法及设备包含具有用于半导体装置的多个多方向导电线及阶梯式导电线接触结构的导电线接触区。一个存储器装置包括竖直堆叠的存储器单元阵列，其具有竖直堆叠的存储器单元的多个多方向导电线阵列，包含从层的群组的重复迭代形成的层的竖直堆叠，层的所述群组包括：第一介电材料层、半导体材料层及第二介电材料层，所述第二介电材料层具有在其中形成于水平面中的导电线，并且层的所述竖直堆叠具有在互连区中的多个多方向导电线，所述互连区具有形成于阵列区中的所述互连区的第一部分及形成于与所述阵列区间隔开的导电线接触区中的第二部分。
具有用于半导体装置多方向导电线阶梯导电接触结构

[发明专利]用于感测放大器的布局以及相关设备和系统-CN202110478275.6有效
发明人：渡邉由布子;白子剛史 -专利权人：美光科技公司
申请日： 2021-04-30 - 公布日： 2023-05-02 - 主分类号： G11C11/4097 文献下载
摘要：本发明公开了用于感测放大器的布局以及相关设备和系统。一种设备包含：第一感测放大器，其包含第一上拉感测放大器；第一下拉感测放大器；以及第一对线，其将所述第一上拉感测放大器连接到所述第一下拉感测放大器。所述设备还包含邻近于所述第一感测放大器的第二感测放大器。所述第二感测放大器包含第二上拉感测放大器、第二下拉感测放大器以及将所述第二上拉感测放大器连接到所述第二下拉感测放大器的第二对线。所述第一对线与所述第二对线的线之间的平行延伸距离是通过所述第一上拉感测放大器和所述第二上拉感测放大器的区域中的所述第一对线或所述第二对线中的至少一个的布线扭绞而均衡。
用于放大器布局以及相关设备系统

[发明专利]用于确定性处理器的确定性近计算存储器以及存储器单元与处理单元之间的增强数据移动-CN202180050028.4在审
发明人：迪内希·马赫什瓦里 -专利权人：格罗克公司
申请日： 2021-06-15 - 公布日： 2023-03-31 - 主分类号： G11C11/4097 文献下载
摘要：一种确定性装置，包括：与确定性处理器通信上耦接并接近确定性处理器的确定性近计算存储器。确定性近计算存储器包括多个数据存储体，多个数据存储体具有用于每个数据存储体的全局存储器地址空间、控制总线、数据输入总线和数据输出总线。确定性处理器被配置成经由控制总线发起对多个数据存储体中数据集的检索。检索到的数据集包括经由数据输出总线传递到确定性处理器的多个流寄存器上的数据存储体中选定数据存储体的至少一行。
用于确定性处理器的确定性计算存储器以及单元处理之间增强数据移动

[发明专利]半导体器件、存算芯片、集成电路产品及操作方法-CN202211209170.1在审
发明人：赵东艳;潘成;王于波;邵瑾;付振;陈燕宁;潘彪;张鹏;庞振江;王文赫 -专利权人：北京芯可鉴科技有限公司;北京智芯微电子科技有限公司;北京航空航天大学
申请日： 2022-09-30 - 公布日： 2023-02-24 - 主分类号： G11C11/4097 文献下载
摘要：本发明提供一种半导体器件、存算芯片、集成电路产品及操作方法，属于半导体器件技术领域。所述半导体器件包括：N个MTJ单元，任一MTJ单元包括至少两个MTJ；控制单元，用于对所述N个MTJ单元执行写入操作和读取操作；所述控制单元用于选通地控制所述写入操作的电流，将被运算比特序列写入至M个MTJ单元中的MTJ，M为运算比特序列的比特数；所述控制单元用于基于所述运算比特序列，选通地控制运算操作的电流，注入所述M个MTJ单元中的MTJ，以及用于控制流出所述M个MTJ单元的电流，注入或流出电流的控制持续时间为锁定值与单位时间的乘积值；所述控制单元用于基于所述M个MTJ单元的流出电流的读出值，确定运算结果。本发明可用于提供具有运算能力的磁存储器和芯片。
半导体器件芯片集成电路产品操作方法

[发明专利]一种相变存储器单元结构、相变存储器阵列及驱动方法-CN202211143725.7在审
发明人：解晨晨;李喜;王倩;陈后鹏;宋志棠 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2022-09-20 - 公布日： 2023-01-20 - 主分类号： G11C11/4097 文献下载
摘要：本发明涉及一种相变存储器单元结构、相变存储器阵列及驱动方法，其中，相变存储器单元结构包括第一相变器件、第二相变器件、第一选通器件、第二选通器件和第三选通器件；第一相变器件的第一端连接第一位线，第二相变器件的第一端连接第二位线；第一相变器件的第二端、第一选通器件的漏极和第三选通器件的漏极连接在一起；第二相变器件的第二端、第二选通器件的漏极和第三选通器件的源极连接在一起；第一选通器件的栅极和第二选通器件的栅极连接在一起作为相变存储器单元的字线，第三选通器件的栅极连接选通线，第一选通器件的源极和第二选通器件的源极均接地。本发明能够降低相变存储器芯片的成本。
一种相变存储器单元结构阵列驱动方法

[发明专利]存储器阵列-CN201780031440.5有效
发明人： C·J·河村;S·J·德尔纳 -专利权人：美光科技公司
申请日： 2017-07-31 - 公布日： 2022-11-01 - 主分类号： G11C11/4097 文献下载
摘要：一些实施例包含具有一系列位线的存储器阵列。所述位线中的每一者具有第一比较位线组件和第二比较位线组件。所述位线限定所述存储器阵列的列。存储器单元沿着所述存储器阵列的所述列。电容单元沿着所述存储器阵列的所述列，且散置在所述存储器单元当中。所述电容单元在所述存储器阵列的操作期间不用于数据存储，而是用于减小邻近位线之间的寄生电容。
存储器阵列

[发明专利]NOR闪存阵列及其数据写入方法、读取方法及擦除方法-CN202110984193.9在审
发明人：金波;禹小军 -专利权人：杭州领开半导体技术有限公司
申请日： 2021-08-25 - 公布日： 2022-10-28 - 主分类号： G11C11/4097 文献下载
摘要：本发明提供的NOR闪存阵列中，每个存储单元包括依次串联连接的源线选择管和n个存储管，源线选择管的源极作为存储单元的总源极端，每个存储单元中的源线选择管和n个存储管沿列方向排布，而同一行上各个存储单元中的源线选择管沿行方向排布；每条位线连接同一列上各个存储单元的总漏极端；每条共同源线连接同一行上各个存储单元的总源极端；每条字线连接同一行上各个存储单元中串接位置相同的存储管的栅极；每条源线选择线连接同一行上各个存储单元中源线选择管的栅极。如此，n个存储单元可以共用一个源线选择管，有助于提高NOR闪存阵列的存储密度。本发明还提供上述NOR闪存阵列的数据写入方法、数据读取方法和数据擦除方法。
nor 闪存阵列及其数据写入方法读取擦除

[发明专利]双端数据传输电路和存储器-CN202110340036.4有效
发明人：孙豳;何军;应战 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-30 - 公布日： 2022-04-26 - 主分类号： G11C11/4097 文献下载
摘要：本申请实施例提供一种双端数据传输电路和存储器，双端数据传输线路，包括：互为差分数据传输线的第一全局数据线和第二全局数据线；互为差分数据传输线的第一本地数据线和第二本地数据线；转换模块，连接在外部数据线、第一全局数据线和第二全局数据线之间，用于根据第一控制信号，控制外部数据线与第一全局数据线之间的数据传输；使能控制模块，用于输出第三控制信号；写入模块，连接在第一本地数据线、第二本地数据线、第一全局数据线和第二全局数据线之间，基于第三控制信号，判断将第一全局数据线中的数据传输至第一本地数据线及将第二全局数据线中的数据传输至第二本地数据线；本申请旨在降低存储器功耗和提高数据存储的可靠性。
数据传输电路存储器

[发明专利]半导体装置-CN202010919699.7在审
发明人：平尔萱;周震 -专利权人：长鑫存储技术有限公司
申请日： 2020-09-04 - 公布日： 2022-03-08 - 主分类号： G11C11/4097 文献下载
摘要：本发明提供一种半导体装置，所述半导体装置包括多个存储单元组及多个感测放大单元组，至少两个存储单元组共用同一个感测放大单元组。使得位于相邻的两个存储单元组之间的感测放大单元可被省略，从而在半导体装置总面积一定的情况下，可以扩大半导体装置的存储容量，或者，在保证半导体装置的存储容量不变的情况下，将相邻的两个存储单元组靠近，可以进一步缩小半导体装置的面积。
半导体装置

1
2
下一页»
尾页
共 27 条