[发明专利]一种GaN基半导体器件及其制备方法在审
| 申请号： | 201710139161.2 | 申请日： | 2017-03-09 |
| 公开（公告）号： | CN106847910A | 公开（公告）日： | 2017-06-13 |
| 发明（设计）人： | 戴亚伟;陈琳;郑亮;孙清清;张卫 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L21/335 |
| 代理公司： | 上海正旦专利代理有限公司31200 | 代理人： | 陆飞,陆尤 |
| 地址： | 200433 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种面向四维集成的GaN基半导体器件及其制备方法。这种垂直堆栈集成的功率器件表现出高的驱动电流，同时也满足集成电路进一步微缩化的需求。其制备步骤包括在绝缘GaN衬底上形成多层AlGaN势垒层/GaN层异质结叠层；将多层AlGaN势垒层/GaN层异质结叠层分隔为源区和漏区；对多层AlGaN势垒层/GaN层异质结叠层进行刻蚀，得到分别连接源区和漏区中对应的GaN层并且相互隔离的多层GaN纳米线沟道；在多层GaN纳米线沟道上形成栅介质层及金属栅层；在金属栅层上形成顶栅电极；分别在源区和漏区的顶层GaN层上形成源电极、漏电极。 | ||
| 搜索关键词： | 一种 gan 半导体器件 及其 制备 方法 | ||
【主权项】：
一种GaN基半导体器件，其特征在于，包括:绝缘GaN衬底；多层AlGaN势垒层/GaN层异质结叠层，位于所述GaN衬底上，包括相互隔离的源区和漏区两部分，其中，底层AlGaN势垒层未掺杂，其余各AlGaN势垒层和GaN层均掺杂；多层GaN纳米线沟道，分别与所述源区和漏区中相对应的GaN层相连接，且彼此隔离；栅极叠层，包括金属栅层和栅介质层，其中所述栅介质层覆盖所述GaN纳米线沟道，所述金属栅层位于所述栅介质层上；顶栅电极，位于所述金属栅层上；以及源电极、漏电极，分别位于所述源区和漏区的顶层GaN层上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710139161.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
