[发明专利]半导体装置及其制造方法有效
| 申请号： | 201410467127.4 | 申请日： | 2014-09-12 |
| 公开（公告）号： | CN105470210B | 公开（公告）日： | 2018-04-10 |
| 发明（设计）人： | 杨儒兴;魏安祺 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L23/16 | 分类号： | H01L23/16;H01L21/762 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 任岩 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是有关于一种半导体装置及其制造方法，用以在半导体堆叠中形成无瓦解的多个高深宽比沟槽，使集成电路中的高深宽比沟槽由复合材料制造而成，并伴随着具有笔状蚀刻轮廓的沟槽界线。此制造方法减少了沟槽界线和在制造过程中施予的流体之间的张力,从而避免了图案弯曲、弯成弧状和瓦解。并且该方法更促进了以适合的选择材料填充沟槽。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种半导体装置的制造方法，其特征在于其包括以下步骤：提供一半导体堆叠，该半导体堆叠具有一硬掩膜层设置在多个氧化物/多晶硅层、一氮化硅层和一个或多个介电层之上；进行氧化物/多晶硅蚀刻，在该些氧化物/多晶硅层中形成多个高深宽比的沟槽；削减该硬掩膜层，以暴露出该氮化硅层的多个部分；进行临界尺寸削减处理，借此由等离子体蚀刻该氮化硅层暴露出的该些部分；以及进行一次或多次剥除处理以移除硬掩膜材料，从而在该些氧化物/多晶硅层中形成笔状位线轮廓，借此避免该些高深宽比的沟槽的瓦解并促进该些高深宽比的沟槽的填充。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410467127.4/，转载请声明来源钻瓜专利网。
- 上一篇：电池极片成型机循环带调整装置
- 下一篇：分栅快闪存储器浮栅尖端的制造方法
- 同类专利
- 一种高效散热的组合式三极管结构-201920238326.6
- 唐红飞 - 广东瑞森半导体科技有限公司
- 2019-02-26 - 2019-08-23 - H01L23/16
- 本实用新型涉及三极管结构技术领域，且公开了一种高效散热的组合式三极管结构，单体元件的整体包括外部的铝制的三极管限位外壳，三极管放置槽与抵紧板同侧位置内部开设有卡接槽，卡接槽的内部卡设有抵紧弹簧，三极管限位外壳的左右两侧面分别装设有凹陷的承插部和凸出的插接头，三极管限位外壳的下端面还装设有倾斜安装、鳞状布设的散热片；单体元件的外部下侧卡接放置有散热外壳体，散热外壳体的散热外壳体的内腔底部中间位置装设有加湿器，散热外壳体的两侧壁均装设有风冷电机。能进行根据工作要求进行独立式的单体元件的独立工作，操作灵活；通过下部的散热片进行有效的散热，加湿器与风冷电机的协同作用，提高蒸发散热的效率。
- 具有加强件的电子封装组装件-201680091265.4
- D.马利克;D.A.劳拉恩 - 英特尔公司
- 2016-12-31 - 2019-07-16 - H01L23/16
- 公开了一种电子封装技术。第一有源管芯可以安装到封装基板并且可电耦合到封装基板。第二有源管芯可以设置在第一有源管芯的顶侧上，该第二有源管芯可电耦合到第一有源管芯和封装基板中的一个或两个。至少一个开放空间可以是在第一有源管芯的顶侧上可用的。加强件的至少一部分可以基本上填充第一有源管芯的顶侧上可用的至少一个开放空间。
- 设有加强层及整合双路由电路的半导体组件及制作方法-201610191252.6
- 林文强;王家忠 - 钰桥半导体股份有限公司
- 2016-03-30 - 2018-12-28 - H01L23/16
- 本发明提出一种设有加强层且整合有双路由电路的半导体组件，半导体元件及第一路由电路位于加强层的贯穿开口中，而第二路由电路延伸进入加强层贯穿开口外的区域。该加强层所具有的机械强度可避免阻体发生弯翘情况。该第一路由电路可将半导体元件的垫尺寸及垫间距放大，而该第二路由电路不仅可提供进一步的扇出线路结构，其亦可将第一路由电路与加强层机械接合。
- 一种用于三维MCM的隔板及其制作方法-201510942044.0
- 李建辉;沐方清;吴建利;马涛;吕洋 - 中国电子科技集团公司第四十三研究所
- 2015-12-16 - 2018-12-11 - H01L23/16
- 本发明提供一种用于三维MCM的隔板及其制作方法，所述隔板采用多层LTCC生瓷带，根据MCM的尺寸先制作单边隔板；然后将制作的多个单边隔板拼接成用于连接上下MCM的一环形结构的整体隔板。本发明应用拼接法制作的隔板不仅节省了材料，有利于散热，而且隔板可与基板分开制作，操作方便，工艺灵活。该方法制作的隔板也可用于氧化铝、氮化铝及PCB等基板的三维MCM的组装。
- 一种集成电路封装的抗震系统-201820580275.0
- 刘火明 - 泉州英朗智能科技有限公司
- 2018-04-22 - 2018-11-16 - H01L23/16
- 本实用新型公开了一种集成电路封装的抗震系统，其结构包括机身、不锈钢板、芯片、连接线、抗震结构、底板、粘结层、引脚，所述机身外表面与不锈钢板为一体化结构，所述机身左右两端固定连接引脚，所述引脚通过连接线连接芯片。本实用新型一种集成电路封装的抗震系统，设有抗震结构，将芯片放入至内槽中，利用内槽外框的保护层配合粘结层固定芯片，避免芯片受撞击后自行进行移动，且处于中段的第一橡胶垫层与第二橡胶垫层可以可以有效的减轻外部的撞击力，底部的泡沫板可以抗震去除90％的震动力，且整体组合在一起，抗震效果好，起到了保护芯片与电路的作用，并延长了设备的使用寿命。
- 电子组件-201610294382.2
- M.齐茨尔施珀格;S.格雷奇 - 奥斯兰姆奥普托半导体有限责任公司
- 2010-06-22 - 2018-10-19 - H01L23/16
- 说明一种电子组件，具有：基体（100）和电子器件（2），所述基体具有上侧（1A）以及与上侧相对的下侧（1B），其中基体（100）在其下侧（1B）处具有连接位置（A1、A2），所述电子器件在基体（100）处布置在基体（100）的上侧（1A）处，其中基体（100）具有至少一个侧面（3），该至少一个侧面具有带有第一区域（4A）和第二区域（4B）的至少一个检查位置（4），其中第二区域（4B）构造为第一区域（4A）中的凹处（5），第一区域（4A）和第二区域（4B）包含不同的材料。
- 一种集成电路保护装置-201820303746.3
- 韩美林 - 商洛学院
- 2018-03-06 - 2018-09-25 - H01L23/16
- 本实用新型公开了一种集成电路保护装置，包括主动油筒，所述主动油筒中套接活塞板，活塞板上开设通孔，活塞板的通孔中嵌装安装环，安装环的环中设置薄膜，活塞板的上端连接连接杆，连接杆远离活塞板的一端连接动力源，所述主动油筒连接油管，油管的另一端连接从动油筒，从动油筒中套接活动板，活动板的下端连接推杆，推杆的下端连接安装板，本实用新型能缓冲接线头对集成电路金属板的冲击，保护集成电路，同时使得导线两端的粘合度更好。
- 待切割的半导体芯片结构及其制造方法-201410430618.1
- 王晓东 - 中芯国际集成电路制造（上海）有限公司
- 2014-08-28 - 2018-09-18 - H01L23/16
- 本发明提供了一种待切割的半导体芯片结构及其制造方法，其中，位于两相邻所述半导体芯片之间的切割道表面的钝化层中形成有至少一个沟槽；当受到剪切应力时，具有沟槽的钝化层会优先在应力作用下发生形变甚至翘曲，由此，使剪切应力得到释放，从而降低了传递至半导体芯片处的剪切应力的力矩，避免了半导体芯片被剪切应力所破坏。
- 一种全压接式绝缘栅双极晶体管器件-201310195328.9
- 韩荣刚;张朋;刘文广;苏莹莹;金锐;于坤山 - 国家电网公司;国网智能电网研究院
- 2013-05-23 - 2018-09-14 - H01L23/16
- 本发明涉及一种新型全压接式封装的绝缘栅双极晶体管器件。该器件包括芯片（1）、与所述芯片（1）轴向垂直、依次对称设置在芯片（1）上下的辅助件（2）和接触电极（3）；对称接触电极（3）通过外壳（4）相互连接，所述辅助件（2）上设有金属盖（5）。该器件通过所述金属盖（5）可以消除全压接式器件长期使用存在的结构隐患，提高了器件的可靠性。
- 用于晶圆级封装的密封环-201810150694.5
- 龚顺强;陈元文;高山 - 新加坡商格罗方德半导体私人有限公司
- 2018-02-13 - 2018-09-04 - H01L23/16
- 本发明涉及用于晶圆级封装的密封环，揭示装置及用于形成装置的方法。提供至少一晶粒。具有扇出区域的重分布层从该至少一晶粒的外周缘同心地向外延伸。密封环设置在该重分布层的该扇出区域中。
- 半导体装置及其制造方法-201410467127.4
- 杨儒兴;魏安祺 - 旺宏电子股份有限公司
- 2014-09-12 - 2018-04-10 - H01L23/16
- 本发明是有关于一种半导体装置及其制造方法，用以在半导体堆叠中形成无瓦解的多个高深宽比沟槽，使集成电路中的高深宽比沟槽由复合材料制造而成，并伴随着具有笔状蚀刻轮廓的沟槽界线。此制造方法减少了沟槽界线和在制造过程中施予的流体之间的张力,从而避免了图案弯曲、弯成弧状和瓦解。并且该方法更促进了以适合的选择材料填充沟槽。
- 一种芯片的密封环-201410328204.8
- 王晓东;张贺丰 - 中芯国际集成电路制造（上海）有限公司
- 2014-07-10 - 2018-03-23 - H01L23/16
- 本申请提供了一种芯片的密封环。该密封环包括多层金属层叠结构，各层金属层叠结构包括金属布线层，包括金属层和介质材料部；层间介质层；过孔，贯穿层间介质层设置，将相邻的金属层叠结构耦连，密封环还包括一个或多个金属墙，金属墙包括主体部，贯通各金属层叠结构；卡接部，与主体部一体设置，卡接部向层间介质层内部延伸且与相邻的金属布线层中的金属层卡接。本申请所设置的金属墙“切断”了划片过程中机械应力在层间介质层中传输的路线，避免了金属布线层与过孔之间的粘附力被机械应力破坏造成芯片边缘发生的分层现象的发生。
- 大功率晶闸管定位环装置-201720980837.6
- 韩云峰 - 湖北腾威电子科技有限公司
- 2017-08-08 - 2018-02-23 - H01L23/16
- 本实用新型提供一种大功率晶闸管定位环装置。包括有一个截面为环形的柱状体，柱状体的内表面一圈加工有螺纹用于定位紧固；所述的柱状体内沿圆周一周均匀设置有若干个加强柱，加强柱之间采用连接筋连在一起，连接筋整体构成一个环形；所述的柱状体内部为中空，并在内部的最下端设置有兜底结构，兜底结构为一个稳定结构的三角形的框架，三角形为等边三角形，三个顶点分别固定在柱状体内壁上。本实用结构简单，制作方便，在不改变现有定位环结构的前提下，能够提高其结构的稳定性，防止使用过程中发生失效。
- 一种电力电子模块的新型压块组合装置-201720980984.3
- 韩云峰 - 湖北腾威电子科技有限公司
- 2017-08-08 - 2018-02-23 - H01L23/16
- 本实用新型提供一种电力电子模块的新型压块组合装置。包括有一个压块装置和一个定位装置，其中压块装置为一个薄片状的环形的金属圈，并在一侧设置有开口，开口的宽度大于线束的宽度；所述的定位装置为一个绝缘材料制成的柱状的环形圈，定位装置的一侧也开设有槽型的缺口，该缺口与压块装置的开口宽度相同；所述的定位装置的截面为台阶状，压块装置套接在台阶上，并将开口和定位装置的缺口位置对准在同一条直线上，台阶将定位装置分为上下两部分，其中缺口开设在上部分，下部分为一个完整环形。本实用结构简单，制作方便，用料少，成本低，加工效率高，并且具有较好的定位效果，能够最大化的提高产品的质量。
- 填充剂及片式元件的表面处理方法-201510208930.0
- 欧爱良;樊应县;朱建华;高永毅;尹红葵;曹华春;王智会 - 深圳振华富电子有限公司
- 2015-04-28 - 2018-02-16 - H01L23/16
- 本发明提供一种填充剂及片式元件的表面处理方法。一种填充剂，按照质量份数计包括以下组分乙烯基硅烷偶联剂15份～30份；醇60份～75份；水5份～10份；有机羧酸1份～5份。上述填充剂可以对片式元件表面的微孔进行密封。
- 封装组件中的应力消除结构-201310148730.1
- 陈宪伟 - 台湾积体电路制造股份有限公司
- 2013-04-25 - 2018-01-05 - H01L23/16
- 本发明涉及一种封装组件中的应力消除结构。半导体封装结构包括衬底、设置在衬底上的具有一个或多个管芯的管芯区、以及设置在衬底的一个或多个角上的至少一个应力消除结构，至少一个应力消除结构与一个或多个管芯中的至少一个管芯相邻。
- 一种集成电路快速精密封装装置-201720429148.6
- 周学志;谢清冬 - 信丰明新电子科技有限公司
- 2017-04-21 - 2017-11-17 - H01L23/16
- 本实用新型公开了一种集成电路快速精密封装装置，包括集成芯片、保护件、边框、活动板、弹簧组、导向杆、推柄、定位螺丝、螺孔、基座、引脚，所述保护件开有凹槽，且保护件的凹槽内置集成芯片，所述保护件设于边框内，且保护件底面与基座上表面胶粘连接，所述保护件左侧设有活动板，与现有技术相比，本实用新型的有益效果是该新型一种集成电路快速精密封装装置，设计合理，结构简单，本集成电路快速精密封装装置可调节存放芯片空间的尺寸大小，从而适用不同尺寸的集合芯片，无需为不同尺寸的集合芯片而单独生产封装装置，减少了封装费用，且集合芯片可直接固定与本装置的保护件上，使芯片的安装更加快速，方便。
- 屏蔽罩、半导体封装件的制法暨具有该屏蔽罩的封装结构-201310153304.7
- 钟匡能;钟兴隆;黄添崇;许聪贤 - 矽品精密工业股份有限公司
- 2013-04-27 - 2017-10-20 - H01L23/16
- 一种屏蔽罩、半导体封装件及制法暨具有该屏蔽罩的封装结构，该制法包括提供一表面定义有至少一承载区与环绕该承载区的切割区的基板，于该承载区上设置至少一电子组件；于该基板的承载区上设置屏蔽罩，该屏蔽罩具有容置该电子组件的凹部与向外延伸至切割区的定位件；以及沿该切割区进行切割工艺，以移除部分该定位件与部分该基板。本发明能克服现有技术中的电磁屏蔽罩定位失准的问题。
- 晶片封装体及其形成方法-201410071872.7
- 楼百尧;陈世光;李胜源 - 精材科技股份有限公司
- 2014-02-28 - 2017-09-22 - H01L23/16
- 本发明提供一种晶片封装体及其形成方法，该晶片封装体包括一半导体基底；一元件区，形成于该半导体基底之中；至少一导电垫，设置于该半导体基底的一表面上；一保护基板，设置于该半导体基底的该表面上；以及一间隔层，设置于该半导体基底的该表面与该保护基板之间，其中该保护基板及该间隔层于该元件区之上围绕出一空腔，且该间隔层具有远离该空腔的一外侧表面，该间隔层的该外侧面为一未经切割面。本发明可在切割保护基板的过程中可有效避免或减少因保护基板受破坏而产生碎片，以使导电垫等元件免于受到破坏。
- 一种低温抗震的半导体封装结构-201510177244.1
- 卢涛;张小平 - 苏州聚达晟芯微电子有限公司
- 2015-04-15 - 2017-07-28 - H01L23/16
- 本发明公开了一种低温抗震的半导体封装结构，包括功能装置、封装层和降温导热装置，本发明的方案能够使芯片不承受封装层的直接应力，实现了芯片能够承受高震应力的能力，且因散热片的协助散热，并配以弹性导热胶体的快速导热，保证半导体产品处于较低的运行温升。
- 半导体封装件及其制法-201310146074.1
- 刘鸿汶;许习彰;张江城;陈威宇;纪杰元 - 矽品精密工业股份有限公司
- 2013-04-24 - 2017-07-21 - H01L23/16
- 一种半导体封装件及其制法，该半导体封装件包括嵌埋有半导体组件的封装体、形成于该封装体中并位于该半导体组件外围的多个支撑部、以及连结于各该支撑部之间的强化部。通过该支撑部与该强化部的设计，以增加该封装体的强度，进而增加半导体封装件的结构强度。
- 封装件和制造封装件的方法-201710192289.5
- 徐健 - 三星半导体（中国）研究开发有限公司;三星电子株式会社
- 2015-06-02 - 2017-06-30 - H01L23/16
- 提供了一种封装件和制造封装件的方法。所述封装件包括基底，具有第一表面和背对第一表面的第二表面，基底中设置有多个焊盘；第一结合件和第二结合件，设置在基底上，第二结合件位于第一结合件的周围；芯片，设置在第一结合件上并通过引线电连接到所述多个焊盘；阻挡件，设置在第二结合件上；包封构件，设置在阻挡件的内侧以包封芯片第一结合件和引线。
- 电化学处理器中的密封环-201310183105.0
- 诺兰·L·齐默曼;乔治·马汀格;格雷戈里·J·威尔逊;埃里克·A·英格哈特;拉姆齐·巴拉穆鲁加恩 - 应用材料公司
- 2013-05-17 - 2017-05-31 - H01L23/16
- 本发明提供一种用于电化学处理器的密封环，所述密封环在按压抵靠晶片表面时不横向滑移或偏转。所述密封环可在处理器的转子上，其中密封环具有外壁，所述外壁通过末端接合至尖端圆弧。所述外壁可为直壁。相对刚性的支撑环可附接至密封环，以提供更精确的密封尺寸。也可使用在晶片表面上横向地滑移或偏转的刀口密封环。在这些设计中，滑移是大体上均匀且一致的，从而产生改进的性能。
- 半导体封装件及其制法-201310159695.3
- 纪杰元;陈威宇;刘鸿汶;陈彦亨;许习彰 - 矽品精密工业股份有限公司
- 2013-05-03 - 2017-04-12 - H01L23/16
- 一种半导体封装件及其制法，该半导体封装件，包括包含有第一封装胶体及第一半导体组件的第一封装单元、包含有第二封装胶体及第二半导体组件的第二封装单元、结合该第一与第二封装胶体的支撑件、贯穿该第一封装胶体、支撑件与第二封装胶体的多个导电体、以及设于该第一与第二封装胶体上的线路重布结构，其中，该第一与第二封装胶体之间通过该支撑件相互结合，以提供足够的支撑及保护，而强化该第一与第二封装单元的结构强度。
- 具有金属绝缘体金属电容器的密封圈结构-201310165208.4
- 陈宪伟;邵栋樑;杨庆荣;赖昱嘉;蔡豪益;于宗源 - 台湾积体电路制造股份有限公司
- 2013-05-07 - 2017-04-12 - H01L23/16
- 本发明涉及具有金属绝缘体金属电容器的密封圈结构集成电路的密封圈结构包括密封圈和金属绝缘体金属（MIM）电容器。MIM电容器包括顶电极、设置在顶电极下面的底电极，以及设置在顶电极和底电极之间的第一绝缘层。MIM电容器设置在密封圈范围内且与密封圈隔离。
- 用于具有保护环的倒装芯片衬底的方法和装置-201310109864.2
- 庄其达;庄曜群;郭正铮;陈承先 - 台湾积体电路制造股份有限公司
- 2013-03-29 - 2017-03-01 - H01L23/16
- 本发明公开了用于具有保护环的倒装芯片衬底的方法和装置。一种实施例包括衬底核，其具有用于附接集成电路管芯的管芯附接区；位于衬底核的管芯侧表面上方的至少一层介电层；以及形成为与衬底核的角相邻的至少一个保护环，至少一个保护环包括位于介电层上方的第一迹线，该第一迹线具有从衬底核的角部向两个方向延伸并且平行于衬底核的边缘的矩形部分；位于介电层下方的第二迹线；以及延伸穿过介电层并且连接第一迹线和第二迹线的至少一个通孔；其中第一迹线、至少一个通孔和第二迹线形成垂直的通孔堆叠件。本发明还公开了形成具有保护环的倒装芯片衬底的方法。
- 在电子产品中芯片接合的方法-201380082038.1
- C·陈;J·沈;W·房;J·周;X·洪;卓绮茁 - 汉高知识产权控股有限责任公司;汉高股份有限及两合公司
- 2013-12-27 - 2017-02-22 - H01L23/16
- 本发明提供了一种在电子产品例如存储卡中芯片接合的方法，包括围堰‑填充方法和印刷方法。所述围堰‑填充方法使用围堰材料和填充材料，所述印刷方法使用印刷钢模板和糊状材料。
- 半导体元件及其制造方法-201410781362.9
- 李鸿志;余旭升 - 旺宏电子股份有限公司
- 2014-12-16 - 2016-07-13 - H01L23/16
- 本发明公开了一种半导体元件及其制造方法。半导体元件包括基底以及介电层。所述介电层位于所述基底上，所述介电层中具有多个开口，所述开口的侧壁具有凹凸轮廓。半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于所述第一层与所述第二层中形成多个开口；以及移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁。本发明提供的半导体元件及其制造方法，可以形成侧壁具有凹凸轮廓的接触窗开口，增加移动离子沿着移动的路径，并阻碍移动离子的扩散，从而有效地防止移动离子对半导体元件的损害，进一步提升半导体元件的可靠度。
- 一种用于三维MCM的隔板-201521051023.1
- 李建辉;沐方清;吴建利;马涛;吕洋 - 中国电子科技集团公司第四十三研究所
- 2015-12-16 - 2016-05-18 - H01L23/16
- 本实用新型提供一种用于三维MCM的隔板，所述隔板采用多层LTCC生瓷带，将多个单边隔板拼接成用于连接上下MCM的一环形结构的整体隔板，其上设有多个电互连金属化通孔和焊盘，可用于焊接与制作焊料凸点，既起电互连也起机械互连的作用。本实用新型采用LTCC材料将单边隔板通过拼接形成适用于三维MCM的整体隔板。应用拼接法制作的隔板节省了材料，有利于散热，组装方便。该种隔板也可用于氧化铝、氮化铝及PCB等基板的三维MCM的组装。
- 一种半导体器件及其制造方法、电子装置-201410554630.3
- 江卢山;陈晓军;陈福成 - 中芯国际集成电路制造（上海）有限公司
- 2014-10-17 - 2016-05-11 - H01L23/16
- 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，所述半导体衬底上形成有器件层，其中所述器件层包括多个芯片区域，所述芯片区域之间不具有密封环且以划片线区域相互隔开；刻蚀所述器件层和所述半导体衬底的至少一部分，以在所述划片线区域形成沟槽；以及在所述沟槽中和所述器件层上形成钝化层。根据本发明的方法，在保护集成电路芯片的同时缩小了芯片的尺寸，降低了芯片成本。
- 专利分类
