“庄曜群”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其形成方法-CN202310797613.1在审
发明人：李旭峯;曾于平;黄立贤;庄曜群;卢胤龙 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-06-30 - 公布日： 2023-10-24 - 主分类号： H01L23/538 文献下载
摘要：一种形成半导体器件的方法包括在第一器件管芯的第一衬底上沉积第一介电层，蚀刻第一介电层以形成沟槽，在沟槽中和第一介电层的顶表面上沉积金属材料，以及执行化学机械抛光(CMP)工艺，以从第一介电层的顶表面去除金属材料的部分来形成第一金属焊盘。在CMP工艺的执行之后，该方法选择性地蚀刻第一金属焊盘，以在第一金属焊盘的边缘部分处形成凹槽，在第二器件管芯的第二衬底上沉积第二介电层，在第二介电层中形成第二金属焊盘，以及将第二器件管芯接合至第一器件管芯。第二介电层接合至第一介电层，并且第二金属焊盘接合至第一金属焊盘。本发明的实施例还提供了半导体器件。
半导体器件及其形成方法

[实用新型]一种半导体结构-CN202223244589.9有效
发明人：何军;黄立贤;庄曜群;王智麟;田世纲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-12-05 - 公布日： 2023-08-29 - 主分类号： H01L23/538 文献下载
摘要：本实用新型涉及一种半导体结构,包括：衬底，具有第一区域、环绕第一区域的第二区域及环绕第二区域的第三区域；装置层，其安置于所述衬底上，装置层在第一区域上面的部分包括装置；通路层，其安置于所述装置层上，通路层在第一区域上面的第一部分包括第一组通路且通路层在所述第二区域上面的第二部分包括第二组通路；互连结构，其安置于所述通路层上，其中互连结构在所述第一区域上面的第一部分包括连接到所述装置的导电线，互连结构在第二区域上面的第二部分包括连接到第二组通路的第一组虚拟金属线，且互连结构在第三区域上面的第三部分包括第二组虚拟金属线；及应力缓冲层，其具有楔形侧轮廓，安置于互连结构的第一部分及第二部分上。
一种半导体结构

[实用新型]用于集成电路芯片的边缘轮廓控制的装置-CN202222620506.5有效
发明人：黄立贤;庄曜群;曾华伟;胡毓晋;何军 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-09-30 - 公布日： 2023-08-22 - 主分类号： H01L21/78 文献下载
摘要：本实用新型实施例涉及一种用于集成电路芯片的边缘轮廓控制的装置。一种用于集成电路芯片封装的结构包含：衬底；装置层，其放置于所述衬底上；互连结构，其放置于所述装置层上；绝缘层，其放置于所述互连结构上；导电垫，其位于所述互连结构上，其中所述导电垫的部分在所述绝缘层上方延伸；导电通路，其放置于所述导电垫上；及应力缓冲层，其具有锥形侧轮廓，放置于所述导电通路上，其中所述应力缓冲层的侧壁与所述绝缘层的顶面形成大于约50度且小于约90度的角度。
用于集成电路芯片边缘轮廓控制装置

[发明专利]管芯封装件及其形成方法-CN202310106853.2在审
发明人：陈建宏;邱诚朴;李建成;郭建利;郭婷婷;黄立贤;庄曜群;何军 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-09 - 公布日： 2023-07-04 - 主分类号： H01L21/50 文献下载
摘要：本发明的实施里提供了形成管芯封装件的方法，包括：在载体上方形成第一介电层；在第一介电层上方形成第一金属层，第一金属层包括伪焊盘和有源焊盘；在第一金属层上方形成第二介电层；在第二介电层上方形成第二金属层，其中，第一金属层的伪焊盘物理地耦接至第二金属层；在第二金属层上方形成第三介电层；将器件管芯附接在第三介电层上方；在第一介电层中激光钻孔开口以暴露伪焊盘；以及在激光钻孔开口的同时，通过第一金属层和第二金属层之间的金属连接件将来自激光钻孔的热量分散到第二金属层。本发明的实施例还涉及管芯封装件。
管芯封装及其形成方法

[发明专利]半导体结构及其形成方法、半导体布置-CN202211067883.9在审
发明人：顾旻峰;庄曜群;李政键;林景彬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-09-01 - 公布日： 2023-04-04 - 主分类号： H01L23/48 文献下载
摘要：示例性半导体结构包括具有第一侧和第二侧的器件衬底。介电层设置在器件衬底的第一侧上方。贯通孔沿着第一方向延伸穿过介电层并且从第一侧穿过器件衬底延伸至第二侧。贯通孔具有沿着第一方向的总长度和沿着不同于第一方向的第二方向的宽度。总长度是介电层中的贯通孔的第一长度和器件衬底中的贯通孔的第二长度的总和。第一长度小于第二长度。保护环设置在介电层中和贯通孔周围。本发明的实施例还涉及形成半导体结构的方法、半导体布置。
半导体结构及其形成方法布置

[发明专利]半导体布置、半导体结构及其形成方法-CN202211038651.0在审
发明人：顾旻峰;庄曜群;李政键;林景彬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-26 - 公布日： 2023-03-28 - 主分类号： H01L23/48 文献下载
摘要：示例性半导体结构包括具有第一侧和第二侧的器件衬底。介电层设置在器件衬底的第一侧上方。通孔沿第一方向延伸穿过介电层并且穿过器件衬底从第一侧延伸至第二侧。保护环设置在介电层中和通孔周围。保护环包括沿第一方向堆叠的金属层。金属层包括第一侧壁和第二侧壁。第一侧壁形成保护环的内侧壁。金属层的第一侧壁之间的重叠部分小于约10nm。重叠部分沿与第一方向不同的第二方向。本申请的实施例还涉及半导体布置和形成半导体结构的方法。
半导体布置结构及其形成方法

[发明专利]集成电路结构及其形成方法-CN202210719114.6在审
发明人：顾旻峰;庄曜群;李政键;林景彬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-23 - 公布日： 2023-03-21 - 主分类号： H01L23/538 文献下载
摘要：提供了集成电路(IC)结构及其形成方法。根据本发明的IC结构包括衬底、位于衬底上方的互连结构、设置在互连结构中的保护环结构、垂直延伸穿过保护环结构的通孔结构、以及设置在保护环结构和通孔结构正上方并且接触保护环结构和通孔结构的顶部金属部件。保护环结构包括多个保护环层。多个保护环层中的每个保护环层包括下部部分和设置在下部部分上方的上部部分。多个保护环层的下部部分和上部部分的面向通孔结构的侧壁基本垂直对齐，以形成保护环结构的平滑内表面。
集成电路结构及其形成方法

[发明专利]中介层、扇出晶圆级封装体及半导体封装体的制造方法-CN202210919837.0在审
发明人：许鸿生;郑明达;萧景文;庄曜群;苏昱泽;陈承先 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-01 - 公布日： 2023-01-03 - 主分类号： H01L23/498 文献下载
摘要：一种有机中介层包括：嵌入有重分布内连线结构的内连线级介电材料层；位于内连线级介电材料层的第一侧的封装侧凸块结构；至少一个介电覆盖层，位于内连线级介电材料层的第二侧；接合级介电层，位于至少一个介电覆盖层上；金属垫结构，包括嵌入在至少一个介电覆盖层中的垫通孔部分以及嵌入在接合级介电层中的垫板部分；以及边缘密封环结构，从包括封装侧凸块结构的接合表面的第一水平面垂直延伸到包括金属垫结构的远侧平面的第二水平面。边缘密封环结构可包括不具有铝的金属环结构的垂直堆叠且横向围绕封装侧凸块结构和重分布内连线结构。本公开还涉及扇出晶圆级封装体及半导体封装体的制造方法。
中介扇出晶圆级封装半导体制造方法

[发明专利]具有穿硅过孔、保护环的器件及其制作方法-CN202210125781.1在审
发明人：顾旻峰;庄曜群;林景彬;李政键 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-10 - 公布日： 2022-06-21 - 主分类号： H01L21/768 文献下载
摘要：本公开涉及具有穿硅过孔、保护环的器件及其制作方法。一种半导体制品，包括半导体衬底、半导体衬底上的后段制程(BEOL)布线部分、穿硅过孔和保护环。半导体衬底由半导体材料制成。BEOL布线部分包括具有导电布线的多个布线层、和电绝缘材料。穿硅过孔提供穿过BEOL布线部分和半导体衬底的导电路径。保护环围绕BEOL布线部分中的穿硅过孔，并且在一些实施例中围绕半导体衬底中的穿硅过孔。
具有保护环器件及其制作方法

[发明专利]集成电路的连接件结构-CN201210078637.3有效
发明人：杜尚耘;庄曜群;曾明鸿;郭正铮;陈承先 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-03-22 - 公布日： 2018-06-15 - 主分类号： H01L23/522 文献下载
摘要：本发明涉及一种集成电路的连接件结构，其中，一种管芯包括衬底、衬底之上的金属焊盘和覆盖金属焊盘的边缘部分的钝化层。金属柱形成在金属焊盘的上方。金属柱的一部分与金属焊盘的一部分重叠。金属柱的中心与金属焊盘的中心没有对准。 1
金属焊盘金属柱连接件结构衬底集成电路钝化层种管对准覆盖

[发明专利]封装结构中的细长凸块结构-CN201310119638.2有效
发明人： 庄曜群;庄其达;曾明鸿;陈承先 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-04-08 - 公布日： 2017-05-03 - 主分类号： H01L23/488 文献下载
摘要：本发明公开了封装结构中的细长凸块结构，其中封装结构包括附接至衬底的芯片。芯片包括凸块结构，其包括具有沿着导电柱的长轴测量的长度(L)和沿着导电柱的短轴测量的宽度(W)的导电柱。衬底包括焊盘区域和位于焊盘区域上方的掩模层，其中，掩模层具有露出部分焊盘区域的开口。芯片附接至衬底以在导电柱和焊盘区域之间形成互连件。开口具有沿着长轴测量的第一尺寸(d1)和沿着短轴测量的第二尺寸(d2)。在一个实施例中，L大于d1，而W小于d2。
封装结构中的细长

[发明专利]应力降低装置-CN201310004946.0有效
发明人： 庄曜群;徐语晨;刘浩君;庄其达;郭正铮;陈承先 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-01-07 - 公布日： 2017-04-26 - 主分类号： H01L23/498 文献下载
摘要：应力降低装置。一种结构包括在第一半导体管芯的顶面上形成的多个连接件；在第一半导体管芯上形成并且通过多个连接件连接到第一半导体管芯的第二半导体管芯；以及在第一半导体管芯的边缘和多个连接件之间形成的第一伪导电平面，其中第一伪导电平面的边缘和第一距中性点距离(DNP)方向形成第一角度，其中第一角度小于或者等于45度。
应力降低装置

[发明专利]用于封装件和衬底的接合结构-CN201310076571.9有效
发明人：查名鸿;庄其达;庄曜群;刘浩君;江宗宪;郭正铮;陈承先 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-03-11 - 公布日： 2017-04-12 - 主分类号： H01L23/488 文献下载
摘要：本申请描述的实施例在封装结构的边缘附近提供了伸长的接合结构，使得铜柱的基本上朝向封装结构的中心的一侧免于焊料润湿。焊料润湿发生在这些接合结构的铜柱的另一侧。伸长的接合结构以不同的排列布置并且降低了相邻接合结构之间间隔缩短的可能性。此外，伸长的接合结构改善了可靠性性能。本发明还公开了用于封装件和衬底的接合结构。
用于封装衬底接合结构

[发明专利]衬底焊盘结构-CN201310163365.1有效
发明人：刘浩君;庄其达;庄曜群;曾明鸿;陈承先 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-05-06 - 公布日： 2017-04-12 - 主分类号： H01L23/488 文献下载
摘要：一种衬底焊盘结构，包括第一焊盘，突出到封装衬底的顶面的上方，第一焊盘具有第一细长形状；第二焊盘，嵌入封装衬底，第二焊盘具有第二细长形状；以及通孔，连接在第一焊盘和第二焊盘之间。
衬底盘结

[发明专利]焊盘上凸块（BOP）接合结构-CN201310136407.2有效
发明人： 庄曜群;庄其达;郭正铮;陈承先 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-04-18 - 公布日： 2017-03-01 - 主分类号： H01L23/488 文献下载
摘要：本发明描述的实施方式提供了封装体和接合衬底之间接合结构的增大的重叠表面区域。通过使用封装体和/或接合结构上的伸长的接合结构并且通过使这些接合结构定向，接合结构设计成承受由热循环导致的接合应力以减少冷焊。本发明还公开了一种焊盘上凸块(BOP)接合结构。
焊盘上凸块 bop 接合结构

1
2
下一页»
尾页
共 26 条