[发明专利]SiGe PMOS半导体器件的制作方法无效
| 申请号： | 201410138282.1 | 申请日： | 2014-04-08 |
| 公开（公告）号： | CN103928339A | 公开（公告）日： | 2014-07-16 |
| 发明（设计）人： | 李全波;黄君;孟祥国;张瑜 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种SiGe PMOS半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极和位于栅极两侧的侧墙；利用低温沉积工艺，在所述半导体衬底上形成牺牲层，所述牺牲层覆盖所述半导体衬底的表面、所述栅极表面和侧墙两侧；进行刻蚀工艺，去除位于所述半导体衬底表面的牺牲层，保留位于侧墙两侧的牺牲层；以所述牺牲层和侧墙为掩膜，对所述半导体衬底进行刻蚀工艺，在所述栅极两侧的半导体衬底中形成凹槽；进行外延工艺，在所述凹槽中形成SiGe层。本发明解决了以解决器件热预算较大、对半导体衬底和锗硅层的损伤、刻蚀工艺窗口过小的问题。 | ||
| 搜索关键词： | sige pmos 半导体器件 制作方法 | ||
【主权项】：
一种SiGe PMOS半导体器件的制作方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底上形成有栅极和位于栅极两侧的侧墙； 利用低温沉积工艺，在所述半导体衬底上形成牺牲层，所述牺牲层覆盖所述半导体衬底的表面、所述栅极表面和侧墙两侧； 进行刻蚀工艺，去除位于所述半导体衬底表面的牺牲层，保留位于侧墙两侧的牺牲层； 以所述牺牲层和侧墙为掩膜，对所述半导体衬底进行刻蚀工艺，在所述栅极两侧的半导体衬底中形成凹槽； 进行外延工艺，在所述凹槽中形成SiGe层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410138282.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
