[发明专利]多排QFN封装结构和制作方法在审
| 申请号： | 201310380071.4 | 申请日： | 2013-08-27 |
| 公开（公告）号： | CN103474362A | 公开（公告）日： | 2013-12-25 |
| 发明（设计）人： | 张童龙;张卫红 | 申请（专利权）人： | 南通富士通微电子股份有限公司 |
| 主分类号： | H01L21/56 | 分类号： | H01L21/56;H01L21/60 |
| 代理公司： | 北京志霖恒远知识产权代理事务所(普通合伙) 11435 | 代理人： | 孟阿妮 |
| 地址： | 226006 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多排QFN封装结构和制作方法，该方法包括以下步骤：在基材上涂布掩膜层，然后光照、显影，形成开口；在开口上电镀或化学镀，形成镀层；去除掩膜层；对基材一面进行半蚀刻；在基材另一面进行装片；键合；键合后，进行塑封；对半蚀刻的一面进行腐蚀，切断I/O之间的联系；腐蚀后对该面进行塑封，使镀层的表面裸露。本发明通过两次塑封实现多排QFN的制作。该方法可以用以键合和Flipchip（倒装芯片）的QFN。现有的通过两次塑封实现多排QFN的技术，第一次塑封在装片和键合之前，塑封料对装片和键合会产生影响。本发明两次塑封都在键合之后，通过采用本发明的制作方法，消除了塑封料对装片和键合的影响。 | ||
| 搜索关键词： | qfn 封装 结构 制作方法 | ||
【主权项】：
一种多排QFN封装结构的制作方法，其特征在于，包括以下步骤：S101：在基材上涂布掩膜层，然后光照、显影，形成开口；S102：在开口上电镀或化学镀，形成镀层；S103：去除掩膜层；S104：对基材一面进行半蚀刻；S105：在基材另一面进行装片；S106：键合；S107：键合后，进行塑封；S108：对半蚀刻的一面进行腐蚀，切断输入输出端口之间的联系；S109：腐蚀后对该面进行塑封，使镀层的表面裸露。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南通富士通微电子股份有限公司，未经南通富士通微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310380071.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
