[发明专利]半导体器件

摘要

本发明公开了一种半导体器件，该半导体器件具有第一导电类型半导体衬底（10）、第二导电类型沟道区（13）和第二导电类型减薄区（18）。邻近于半导体衬底（10）的衬底表面（10a）形成沟道区（13）和减薄区（18）。此外，空穴阻挡层（19）形成在每个减薄区（18）中，以将减薄区（18）划分为邻近于衬底表面（10a）的第一部分（18a）和邻近于减薄区（18）的底部的第二部分（18b）。空穴阻挡层（19）的面密度小于或等于4.0×1012cm-2，以使得耗尽层能够穿通空穴阻挡层（19），由此限制击穿特性降低。

主权项

一种半导体器件，包括：第一导电类型半导体衬底（10），其具有衬底表面（10a）；多个第二导电类型沟道区（13），其邻近于所述衬底表面（10a）设置；多个第二导电类型减薄区（18），其邻近于所述衬底表面（10a）设置，在平行于所述衬底表面（10a）的方向上布置所述减薄区（18）和所述沟道区（13），使得至少一个减薄区（18）设置在相邻的沟道区（13）之间；第一导电类型发射极区（14），其设置在每个所述沟道区（13）的表面层部分上；第一导电类型空穴阻挡层（19），其设置在每个所述减薄区（18）中，以将所述减薄区（18）划分为邻近于所述衬底表面（10a）的第一部分（18a）和邻近于所述减薄区（18）的底部的第二部分（18b）；发射极电极（21），其连接至所述发射极区（14）和所述第一部分（18a）；集电极层（23），其设置在所述半导体衬底（10）中的与所述沟道区（13）和所述减薄区（18）分离的位置；以及集电极电极（24），其电连接至所述集电极层（23），其中所述空穴阻挡层（19）的面密度小于或等于4.0×1012cm‑2。