|
|
钻瓜专利网为您找到相关结果 33个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体装置-CN201980071828.7有效
-
河野宪司
-
株式会社电装
-
2019-11-05
-
2023-10-24
-
H01L21/8234
- 在级联连接有JFET(10)和MOSFET(20)的半导体装置中，JFET(10)具备漂移层(113)、配置在漂移层(113)上的沟道层(114)、形成在沟道层(114)的表层部且与沟道层(114)相比为高杂质浓度的源极层(115)、在沟道层(114)中形成得比源极层(115)深的栅极层(13)、在沟道层(114)中形成得比源极层(115)深且与栅极层(13)分离的体层(116)、隔着漂移层(113)而配置在与源极层(115)相反的一侧的漏极层(111)。而且，使栅极层(13)与体层(116)之间的耐压比MOSFET(20)的耐压低。
- 半导体装置
- [发明专利]半导体装置-CN202080009812.6有效
-
河野宪司
-
株式会社电装
-
2020-01-16
-
2023-08-15
-
H01L21/337
- 具备：漂移层(13)；沟道层(14)，配置在漂移层(13)上；源极层(17)，形成在沟道层(14)的表层部，杂质浓度比沟道层(14)高；栅极层(15)，在沟道层(14)中形成得比源极层(17)深；体层(16)，在沟道层(14)中形成得比源极层(17)深，与栅极层(15)分离；屏蔽层(18)，以与栅极层(15)分离的状态而与栅极层(15)对置地形成在沟道层(14)中的位于栅极层(15)与漂移层(13)之间的部分，被维持为与栅极层(15)不同的电位；以及漏极层(11)，隔着漂移层(13)而配置在与沟道层(14)相反的一侧。并且，使栅极层(15)的深度(Yg)相对于体层(16)的深度(Yb)的深度比为0.45以下。
- 半导体装置
- [发明专利]半导体装置-CN201880048878.9有效
-
河野宪司
-
株式会社电装
-
2018-07-26
-
2023-08-11
-
H01L21/337
- 具备：第1导电型的漂移层(13)；第1导电型的沟道层(14)，配置在漂移层(13)上；第1导电型的源极层(15)，形成在沟道层(14)的表层部；第2导电型的栅极层(16)，形成在沟道层(15)；第2导电型的体层(17)，形成在沟道层(15)；漏极层(11)，隔着漂移层(13)而配置在与源极层(15)相反的一侧；栅极布线(19)，与栅极层(16)电连接；第1电极(21)，与源极层(15)及体层(17)电连接；以及第2电极(22)，与漏极层(11)电连接。并且，在体层(17)的底部侧，与栅极层(16)的底部侧相比，使电场强度更高。
- 半导体装置
- [发明专利]半导体装置-CN201880048889.7有效
-
河野宪司
-
株式会社电装
-
2018-07-26
-
2023-07-18
-
H01L21/337
- 具备JFET(10)、MOSFET(20)、以及配置在JFET(10)的栅极电极(13)与MOSFET(20)的源极电极(21)之间的JFET用调整电阻(42)，JFET(10)的源极电极(11)和MOSFET(20)的漏极电极(22)电连接，从而JFET(10)和MOSFET(20)被级联连接。并且，JFET用调整电阻(42)具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。
- 半导体装置
- [发明专利]半导体装置-CN202180029678.0在审
-
河野宪司
-
株式会社电装
-
2021-04-20
-
2022-12-16
-
H01L29/78
- 具备：第1导电型的漂移层(212)；第2导电型的沟道层(213)，配置在漂移层(212)上；沟槽栅构造，具有配置在以将沟道层(213)贯通而达到漂移层(212)的方式形成的沟槽(214)的壁面上的栅极绝缘膜(215)和配置在栅极绝缘膜(215)上的栅极电极(23)；第1导电型的源极层(216)，在沟道层(213)的表层部中以与沟槽(214)相接的方式形成，杂质浓度比漂移层(212)高；以及第1导电型的漏极层(211)，隔着漂移层(212)而配置在与沟道层(213)相反的一侧。并且，沟槽(214)中的达到漂移层(212)的部分的整个区域被第2导电型的阱层(223)覆盖。阱层(223)与沟道层(213)相连。
- 半导体装置
- [发明专利]半导体装置-CN202180029686.5在审
-
河野宪司
-
株式会社电装
-
2021-04-20
-
2022-12-09
-
H01L29/78
- 具备：JFET(10)，具有源极电极(11)、漏极电极(12)、栅极电极(13)；以及MOSFET(20)，具有源极电极(21)、漏极电极(22)、栅极电极(23)；JFET(10)的源极电极(11)和MOSFET(20)的漏极电极(22)被电连接从而JFET(10)和MOSFET(20)被级联连接。并且，将JFET(10)的栅极电压的漏极电压依存性设为栅极电压依存性，调整栅极电压依存性以使得能够减小开关损耗。
- 半导体装置
- [发明专利]半导体装置-CN202080064590.8在审
-
河野宪司
-
株式会社电装
-
2020-09-11
-
2022-05-17
-
H01L29/423
- 具备源电极、漏电极和控制在源电极与漏电极之间流过的电流的栅极。并且，若将栅极与漏电极之间的电容设为第一电容Cgd，将栅极与源电极之间的电容设为第二电容Cgs，将第一电容Cgd与第二电容Cgs之和设为第三电容Ciss，将用电流变化率dI/dt规定的第一开关损耗Et(dI/dt)与用电压变化率dV/dt规定的第二开关损耗Et(dV/dt)之和设为总开关损耗Esum，则第一电容Cgd相对于第三电容Ciss的电容比Cgd/Ciss被设为总开关损耗Esum低于规定阈值的比。
- 半导体装置
- [发明专利]半导体装置-CN201780044650.8有效
-
河野宪司
-
株式会社电装
-
2017-06-29
-
2022-03-01
-
H01L29/739
- 半导体装置具备多个开关元件、和半导体基板。多个开关元件并联地连接而被驱动，多个开关元件形成于半导体基板。在半导体基板的平面视图下，多个开关元件分别具有：单元区域(111)，形成有被施加栅极电压的有源沟槽栅极(G1)，作为IGBT发挥功能；外周区域(112)，形成芯片外形；以及非单元区域(113)，形成为将单元区域和外周区域分离，设置有对向单元区域的电连接进行中继的焊盘(114)。在半导体基板的平面视图下，有源沟槽栅极在非单元区域中还形成在不与焊盘重叠的位置。
- 半导体装置
- [发明专利]半导体装置的制造方法-CN202080009808.X在审
-
河野宪司
-
株式会社电装
-
2020-01-16
-
2021-08-27
-
H01L21/337
- 本发明进行以下工序：准备具有漂移层(13)的基板；通过进行外延生长，在漂移层(13)上构成沟道层(14)而形成半导体基板(10)；以半导体基板(10)的厚度方向为深度方向，通过进行离子注入，在沟道层(14)中形成从半导体基板(10)的一面(10a)沿深度方向延伸的栅极层(15)，并且在沟道层(14)中的与栅极层(15)分离的位置，形成从半导体基板(10)的一面(10a)沿深度方向延伸的体层(16)；通过进行离子注入，在沟道层(14)中的位于栅极层(15)与漂移层(13)之间的部分，形成以与栅极层(15)分离的状态与栅极层(15)对置、并被维持为与栅极层(15)不同的电位的屏蔽层(18)。
- 半导体装置制造方法
- [发明专利]半导体装置-CN201780044661.6有效
-
河野宪司
-
株式会社电装
-
2017-06-29
-
2021-07-20
-
H01L29/739
- 半导体装置具备多个IGBT元件和对应于各IGBT元件的续流二极管。多个IGBT元件并联地连接而被驱动。多个IGBT元件分别具有集电极区域(11)、漂移区域(10)、体区域(13)、将体区域贯通而到达漂移区域的沟槽栅极(G1、G2、G3、G4)、以及被体区域包围并且隔着绝缘膜而与沟槽栅极接触的发射极区域(14)。多个IGBT元件分别还具有形成了发射极区域的有源单元、没有形成发射极区域的伪单元、以及没有形成发射极区域的有源伪单元。有源伪单元具有体区域被电气地浮置的浮置单元。相对于有源单元和有源伪单元的总数，浮置单元的数量被设为5％以上且35％以下。
- 半导体装置
- [发明专利]半导体装置-CN201680049102.X有效
-
河野宪司
-
株式会社电装
-
2016-08-08
-
2021-04-20
-
H01L29/739
- 一种半导体装置，具备半导体基板(10)，该半导体基板(10)具有：第1导电型的漂移层(11)、形成于漂移层的表层部的第2导电型的基极层(12)、以及形成于漂移层中的与基极层侧相反的一侧的第2导电型的集电极层(21)以及第1导电型的阴极层(22)。将半导体基板中的作为IGBT元件动作的区域设为IGBT区域(1a)，并且将作为二极管元件动作的区域设为二极管区域(1b)，交替地重复形成有IGBT区域和二极管区域。IGBT区域和二极管区域由集电极层与阴极层的边界划分。将集电极层设为第1集电极层，半导体装置在半导体基板中的形成有第1集电极层以及阴极层的一侧的面上设置有第2导电型杂质浓度高于第1集电极层的第2集电极层。
- 半导体装置
- [发明专利]半导体装置-CN201680038146.2有效
-
田边广光;河野宪司
-
株式会社电装
-
2016-07-22
-
2021-04-20
-
H01L27/04
- 一种半导体装置，在具有第1主面(50a)及其背面的第2主面(50b)的半导体基板(50)中，一并设置有具有集电极区域(14)的IGBT单元(10)、和具有阴极区域(22)的二极管单元(20)，在漂移区域(17)中具备第1缺陷层(15a)和第2缺陷层(15b)。在漂移区域中，在将由界面(Pb)和平面(Pc)包围的区域定义为边界区域时，二极管单元形成为，使漂移区域的第1主面侧的表面之中边界区域所占的面积S、与二极管单元所占的面积SDI满足SDIS的关系，其中，上述界面(Pb)是IGBT单元和二极管单元的与第1主面正交的界面，上述平面(Pc)是穿过作为集电极区域与阴极区域的边界的、沿着集电极区域的漂移区域的界面的边界线、并与第1主面以角度45度交叉的平面。
- 半导体装置
- [发明专利]半导体装置-CN201680024918.7有效
-
吉田崇一;田村正树;河野宪司;田边広光
-
富士电机株式会社;株式会社电装
-
2016-06-10
-
2020-10-27
-
H01L27/04
- 在n‑半导体基板的正面侧，从IGBT部(21)遍及FWD部(22)设有p基层(2)，由沟槽(3)、栅氧化膜(4)和栅电极(5)构成的沟槽栅，以及发射电极(8)。被夹在相邻的沟槽(3)之间的p基层(2)中的具有n+发射区(6)的p基层(2)为IGBT发射极部(31)，不具有n+发射区(6)的p基层(2)为FWD阳极部(32)。n+阴极区(12)的短边方向宽度L12比FWD阳极部(32)的短边方向宽度L32窄。FWD阳极部(32)的短边方向宽度L32与n+阴极区(12)的短边方向宽度L12的差值ΔL1为50μm以上。由此，能够提供减小正向压降，并且抑制反向恢复时的波形振动，且具有软恢复特性的半导体装置。
- 半导体装置
|
