[发明专利]在SRAM设计中使用双栅极晶体管提升读/写边界有效
| 申请号： | 200910143857.8 | 申请日： | 2009-05-31 |
| 公开（公告）号： | CN101770805A | 公开（公告）日： | 2010-07-07 |
| 发明（设计）人： | 陈炎辉;吴瑞仁 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G11C11/40 | 分类号： | G11C11/40;G11C11/412;G11C11/413 |
| 代理公司： | 北京市德恒律师事务所 11306 | 代理人： | 梁永;马铁良 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路结构包括静态随机存取存储器(SRAM)单元。SRAM单元包括上拉晶体管和与该上拉晶体管形成反相器的一下拉晶体管。该下拉晶体管包括连接到该上拉晶体管的栅极的前栅极，和与该前栅极解耦的后栅极。 | ||
| 搜索关键词： | sram 设计 使用 栅极 晶体管 提升 边界 | ||
【主权项】：
一种集成电路结构，包括：静态随机存取存储器(SRAM)单元，包括：第一上拉晶体管；和与所述第一上拉晶体管形成第一反相器的第一下拉晶体管，其中，所述第一下拉晶体管包括一连接到所述第一上拉晶体管的栅极的前栅极，以及一与所述第一前栅极解耦的后栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910143857.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于FinFET器件的读去耦存储单元-201710462406.5
- 胡建平;杨会山 - 宁波大学
- 2017-06-19 - 2019-09-10 - G11C11/40
- 本发明公开了一种基于FinFET器件的读去耦存储单元，包括写字线、写位线、反相写位线、读字线、读位线、第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管和第九FinFET管，第一FinFET管、第二FinFET管和第七FinFET管分别为低阈值的P型FinFET管，第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和第九FinFET管分别为为低阈值的N型FinFET管，第八FinFET管为高阈值的N型FinFET管；优点是在不影响电路性能的情况下，延时、功耗和功耗延时积均较小，读操作时不会破坏存储点存储的数据值，存储结果和电路功能稳定性较高。
- 存储器器件-201920131373.0
- F·拉罗萨;M·曼泰利;S·尼埃尔;A·雷尼耶 - 意法半导体（克洛尔2）公司;意法半导体(鲁塞)公司
- 2019-01-25 - 2019-09-10 - G11C11/40
- 本公开的实施例涉及存储器器件。一种分裂栅极存储器单元包括状态晶体管和选择晶体管，状态晶体管拥有控制栅极和浮置栅极，选择晶体管拥有选择栅极。分裂栅极存储器单元通过在编程持续时间期间向控制栅极施加第一电压、向状态晶体管的漏极施加第二电压、以及向选择晶体管的选择栅极施加第三电压来被编程。第三电压在编程持续时间期间在第一值和第二值之间转换，该第二值大于第一值。
- 单电源域转多电源域及DDR接口参考电流的实现方法-201810862742.3
- 孔亮;刘亚东;桑建东;戴冬梅 - 灿芯半导体（上海）有限公司
- 2018-08-01 - 2018-12-25 - G11C11/40
- 本发明公开了DDR接口用单电源域转换为多电源域的方法，在每相邻的CA区域和Data区域之间，放置用于切断电源与地的电源/地隔断单元。所述电源/地隔断单元为方向相反的二极管对。实现CA区域中时钟信号的低抖动噪声。本发明还公开了DDR接口参考电流的实现方法，将偏置电压换成偏置电流降低耦合噪声，提高信号接收器性能。
- 半导体器件-201510157961.8
- 山崎舜平;今井馨太郎;小山润 - 株式会社半导体能源研究所
- 2010-09-29 - 2018-03-02 - G11C11/40
- 半导体器件包括具有氧化物半导体层的晶体管；以及使用除氧化物半导体外的半导体材料所形成的逻辑电路。晶体管的源电极和漏电极之一电连接到逻辑电路的至少一个输入，并且至少一个输入信号通过晶体管施加到逻辑电路。晶体管的截止电流优选为小于或等于1×10‑13A。
- 一种刷新周期的调整方法、DDR控制器及DDR系统-201710823361.X
- 周国名;尹坤 - 上海华为技术有限公司
- 2017-09-13 - 2018-02-27 - G11C11/40
- 本申请提供了一种刷新周期的调整方法、DDR控制器及DDR系统，用于解决部分在生命末期，由于老化导致Data retention能力不满足DDR规格的DDR颗粒出现的误码问题。本申请实施例方法包括DDR控制器确定DDR颗粒的特定存储单元，DDR颗粒包括特定存储单元及非特定存储单元，特定存储单元的数据保持能力与非特定存储单元的数据保持能力一致；DDR控制器根据特定刷新周期对特定存储单元进行数据保持能力扫描，得到特定扫描结果；DDR控制器根据特定扫描结果调整非特定存储单元的刷新周期。
- 存储器装置和存储器控制方法-201410027308.5
- 河壬喆;苏仁福 - 华邦电子股份有限公司
- 2014-01-21 - 2017-11-03 - G11C11/40
- 一种存储器装置和存储器控制方法，该存储器装置包括一存储单元阵列和一列解码器。存储单元阵列包括多个偶本地位线和多个奇本地位线。列解码器包括多个偶通道晶体管、多个偶夹钳晶体管、多个奇通道晶体管，以及多个奇夹钳晶体管。每一偶夹钳晶体管的控制端皆耦接至一偶夹钳线，每一偶夹钳晶体管的第一端分别耦接至这些偶本地位线的单独一条，而每一偶夹钳晶体管的第二端皆耦接至一接地电位。每一奇夹钳晶体管的控制端皆耦接至一奇夹钳线，每一奇夹钳晶体管的第一端分别耦接至这些奇本地位线的单独一条，而每一奇夹钳晶体管的第二端皆耦接至该接地电位。本发明可以有效地消除邻近存储单元之间的电容耦合效应。
- 包括初级和二级电晶体的存储单元-201380009774.4
- 尤尼亚托·维查亚;韩京宇;本杰明·S.·路易 - 芝诺半导体有限公司
- 2013-02-15 - 2017-07-21 - G11C11/40
- 在此公开半导体存储单元、阵列和操作方法。在一个实例中，一个存储单元包括一个双稳的浮体电晶体和一个记忆体件；其特征在于，上述双稳浮体电晶体和一个记忆体件为串联电连接。
- 动态随机存取存储器装置-201310224973.9
- 李书毅;刘燕君 - 华邦电子股份有限公司
- 2013-06-07 - 2017-06-23 - G11C11/40
- 本发明公开了一种动态随机存取存储器装置包括多个存储单元阵列区块、多个感测放大器以及多个数据缓冲电路。感测放大器分别与存储单元阵列区块相邻配置，并分别耦接存储单元阵列区块的多条位元线。数据缓冲电路沿数据线的延伸方向彼此相邻排列，且数据缓冲电路分别通过多条数据线耦接感测放大器。其中，部分数据线跨越第一部分的数据缓冲电路的表面与第二部分的数据缓冲电路相耦接。
- 存储电路-201310757164.4
- T·屈内蒙德 - 英飞凌科技股份有限公司
- 2013-11-26 - 2017-05-24 - G11C11/40
- 本发明涉及存储电路。根据实施例描述一种存储电路，其具有用于提供待存储的值的输入级、用于存储待存储的值的存储级、用于输出由存储电路存储的值的输出级以及控制电路，其中该控制电路被设立用于从该输出级接收表明该输出级的加载状态的信号，并且如果该输出级的加载状态与预先给定的预加载状态相同，则向该存储级输出激活信号，并且其中该存储级被设立用于响应于该激活信号而存储由该输入级提供的待存储的值。
- 半导体器件和操作该半导体器件的方法-201210324904.0
- 金镐正;郑佑仁;申在光 - 三星电子株式会社
- 2012-09-05 - 2017-03-01 - G11C11/40
- 半导体器件和操作该半导体器件的方法。该半导体器件包括电压产生器，被配置为产生测试电压；石墨烯晶体管，被配置为基于测试电压接收栅极‑源极电压；以及检测器，被配置为检测栅极‑源极电压是否是石墨烯晶体管的狄拉克电压，并输出施加于电压产生器的反馈信号，其指示栅极‑源极电压是否是狄拉克电压。
- 存储器访问速率-201380076143.4
- M.K.贝内迪特;E.L.波佩;A.C.沃尔顿 - 惠普发展公司;有限责任合伙企业
- 2013-04-30 - 2016-01-06 - G11C11/40
- 一种技术包括经由模拟电路确定与存储器设备相关联的存储器行的访问速率是否超过阈值。在各种示例中，当确定访问速率超过阈值时，该技术还可以包括生成指示存储在与所述存储器行的邻近行中的数据的可能的损坏的警报。
- 多相位时钟发生电路-201310290429.4
- 李相权 - 爱思开海力士有限公司
- 2013-07-11 - 2014-06-11 - G11C11/40
- 一种多相位时钟发生电路包括：第一时钟缓冲器单元，所述第一时钟缓冲器单元被配置为响应于外部时钟而反相和缓冲第一内部时钟和第二内部时钟，以及产生第三内部时钟和第四内部时钟；以及第二时钟缓冲器单元，所述第二时钟缓冲器单元被配置为响应于所述外部时钟而反相和缓冲所述第三内部时钟和所述第四内部时钟，以及产生所述第一内部时钟和所述第二内部时钟。
- 基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法-201310467311.4
- 王旭;蒋剑飞;绳伟光;何卫锋;毛志刚 - 上海交通大学
- 2013-10-09 - 2014-01-29 - G11C11/40
- 本发明涉及一种基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法，包括以下步骤：1)在一块SRAM中使用两个不同的8管存储单元(N-type和P-type)，两个不同的8管存储单元的写位线之间通过四个开关连接；2)写操作时，在8管SRAM单元的写位线上进行位线电荷再利用技术，由两个不同的8管存储单元共同完成写操作；3)读操作时，两个不同的8管存储单元分别进行相同的读操作，该读操作采用读位线分级的结构，由读位线和其子位线共同完成读操作。与现有技术相比，本发明具有能耗低、稳定性高、性能佳、结构简单等优点。
- 一种高密度、高鲁棒性的亚阈值存储电路-201220051620.4
- 柏娜;吴秀龙;谭守标;李正平;孟坚;陈军宁;徐超;代月花;仇名强 - 安徽大学
- 2012-02-17 - 2012-11-21 - G11C11/40
- 一种高密度、高鲁棒性的亚阈值存储电路，包括四个PMOS管P0~P3，六个NMOS管N0~N5，其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器，第一、二反相器与NMOS管N4管组成交叉耦合的反相器链，第一反相器的输入连接第二反相器的输出，第二反相器的输入连接NMOS管N4的漏端，N4的源端连接第一反相器的输出，第一反相器的输出连接第三反相器的输入，第三个反相器的输出连接NMOS管N5的源端，N5的漏端连接读位线RBL，第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端，而传输门的输入端接写位线WBL，PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
- 一种双位线亚阈值存储单元电路-201220051608.3
- 柏娜;谭守标;吴秀龙;李正平;孟坚;陈军宁;徐超;代月花;吴维奇 - 安徽大学
- 2012-02-17 - 2012-11-21 - G11C11/40
- 一种双位线亚阈值存储单元电路，采用双端读写操作，电路包括第一反相器和第二反相器，两个反相器连接成交叉耦合，采用读写位线分离的双位线结构，交叉耦合的两个存储节点分别通过一个NMOS管连接到两根写位线上，同时交叉耦合的两个存储节点通过一个NMOS管与一个PMOS管连接到两根读位线上。本实用新型采用PMOS衬底调节技术，即将所有的PMOS的衬底端都连接到其栅端，能够在保证系统不增加额外管理功耗和不降低性能的前提下，实现动态操作能耗和静态操作中泄漏功耗的同时降低，提高了存储单元的静态噪声容限，使系统性能最优化。
- 一种高密度、高鲁棒性的亚阈值存储电路-201210035887.9
- 柏娜;吴秀龙;谭守标;李正平;孟坚;陈军宁;徐超;代月花;仇名强 - 安徽大学
- 2012-02-17 - 2012-07-18 - G11C11/40
- 一种高密度、高鲁棒性的亚阈值存储电路，包括四个PMOS管P0~P3，六个NMOS管N0~N5，其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器，第一、二反相器与NMOS管N4管组成交叉耦合的反相器链，第一反相器的输入连接第二反相器的输出，第二反相器的输入连接NMOS管N4的漏端，N4的源端连接第一反相器的输出，第一反相器的输出连接第三反相器的输入，第三个反相器的输出连接NMOS管N5的源端，N5的漏端连接读位线RBL，第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端，而传输门的输入端接写位线WBL，PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
- 一种双位线亚阈值存储单元电路-201210035886.4
- 柏娜;谭守标;吴秀龙;李正平;孟坚;陈军宁;徐超;代月花;吴维奇 - 安徽大学
- 2012-02-17 - 2012-07-04 - G11C11/40
- 一种双位线亚阈值存储单元电路，采用双端读写操作，电路包括第一反相器和第二反相器，两个反相器连接成交叉耦合，采用读写位线分离的双位线结构，交叉耦合的两个存储节点分别通过一个NMOS管连接到两根写位线上，同时交叉耦合的两个存储节点通过一个NMOS管与一个PMOS管连接到两根读位线上。本发明采用PMOS衬底调节技术，即将所有的PMOS的衬底端都连接到其栅端，能够在保证系统不增加额外管理功耗和不降低性能的前提下，实现动态操作能耗和静态操作中泄漏功耗的同时降低，提高了存储单元的静态噪声容限，使系统性能最优化。
- 用于存储器写操作的装置和芯片-201120217291.1
- J·P·库尔卡尼;M·M·黑勒亚;B·M·戈伊什肯斯;A·雷什欧迪伊;T·卡尔尼克;V·K·德 - 英特尔公司
- 2011-06-24 - 2012-06-13 - G11C11/40
- 在一些实施例中，可以从字线驱动器升压和/或从位线访问晶体管升压来获得写字线升压。
- 双晶体管储存器-201110285756.1
- 陈静;余涛;罗杰馨;伍青青;柴展 - 中国科学院上海微系统与信息技术研究所
- 2011-09-23 - 2012-02-22 - G11C11/40
- 本发明提供一种双晶体管储存器，包括I-MOS管与MOSFET管，所述I-MOS管的栅极连接有字线，所述I-MOS管的漏极连接有第一位线，所述MOSFET管的栅极连接所述I-MOS管的源极，所述MOSFET管的漏极连接有第二位线，所述MOSFET管的源极接地。本发明中由I-MOS管与MOSFET管组成的双晶体管储存器不但具有非常快的开关速度，而且能有效避免“0”状态时GIDL电流的影响，从而提高“0”态保持时间。
- 记忆体单元及相关记忆体装置-201010204760.6
- 张顺志;钟明良;陈柏颖;黄崇铭 - 奇景光电股份有限公司;财团法人成大研究发展基金会
- 2010-06-08 - 2011-12-14 - G11C11/40
- 本发明是有关于一种记忆体单元，其包括一对子单元。每一子单元包括一存取晶体管、一储存晶体管以及一隔离晶体管，其依序借由连接源极/漏极而串联耦接在一起。隔离晶体管是共享使用于一邻近记忆体单元的子单元，且是一直关闭的，其中储存晶体管是一直导通的。字符线(wordline)耦接至每一子单元的存取晶体管的栅极，而互补位线(complementary bitlines)分别耦接至该对子单元的存取晶体管的源极/漏极，因此借由存取晶体管，可于相应的位线与储存晶体管之间存取数据位。
- 一种高密度、高鲁棒性的亚阈值存储电路接口电路-201020699098.1
- 柏娜;龚展立;仇名强;李瑞兴;吴维奇 - 东南大学
- 2010-12-31 - 2011-12-07 - G11C11/40
- 一种高密度、高鲁棒性的亚阈值存储电路接口电路，用于从超阈值区域到亚阈值区域的连接，由晶体管构成施密特反相器：PMOS管P1和两个NMOS管N1、N2的栅端与输入端Vin连接；PMOS管P1的源端接电源电压Vdd，漏端与NMOS管N1的漏端、NMOS管N3的栅端连接，并连接到输出端Vout；PMOS管P1的体端接电源电压Vdd；NMOS管N1、N2、N3的体端各自均连接地端GND；NMOS管N1的源端、NMOS管N2的漏端以及NMOS管N3的源端连接；NMOS管N2的源端接地；NMOS管N3的漏端接电源电压Vdd。本实用新型实现噪声容限最大，具备良好的抗干扰能力和工艺容忍度，占用的芯片面积小。
- 控制内存条存取的固态硬盘控制器-200980154462.6
- 朱龙植;郑贤模 - 韩商英得联股份有限公司
- 2009-10-30 - 2011-12-07 - G11C11/40
- 本发明提供一种用于固态硬盘的控制器。该控制器包括存储模块和控制模块，存储模块存储多个内存条中至少一个闲置条的索引，控制模块使用存储的所述索引来控制对所述至少一个闲置条的存取。在这种情况下，可考虑所述至少一个闲置条中每一个对应的频道的状态，控制对所述至少一个闲置条的存取。
- 控制具有第二控制栅极的DRAM存储器单元的方法-201010528418.1
- C·梅热;R·费兰特 - S.O.I.TEC绝缘体上硅技术公司
- 2010-10-28 - 2011-06-08 - G11C11/40
- 本发明涉及一种控制具有第二控制栅极的DRAM存储器单元的方法。所述存储器单元包括绝缘体上半导体衬底上的FET晶体管，所述绝缘体上半导体衬底包括通过绝缘层(2，BOX)和基底衬底(1)分隔的半导体材料的薄膜(3)，该晶体管具有通道(4)和两个控制栅极，前控制栅极(8、11)设置在通道(4)的顶部，并通过栅极电介质(7、10)和通道(4)分隔，后控制栅极(9、12、13、17、18)设置在基底衬底中，并通过绝缘层(BOX)和通道(4)分隔，其特征在于，在单元编程操作中，通过对前控制栅极施加第一电压和对后控制栅极施加第二电压而结合使用前控制栅极和后控制栅极，在没有电压施加到后控制栅极的情况下所述第一电压的幅度低于对单元编程所需的电压的幅度。
- 一种高密度、高鲁棒性的亚阈值存储电路接口电路-201010622696.3
- 柏娜;龚展立;仇名强;李瑞兴;吴维奇 - 东南大学
- 2010-12-31 - 2011-04-27 - G11C11/40
- 一种高密度、高鲁棒性的亚阈值存储电路接口电路，用于从超阈值区域到亚阈值区域的连接，由晶体管构成施密特反相器：PMOS管P1和两个NMOS管N1、N2的栅端与输入端Vin连接；PMOS管P1的源端接电源电压Vdd，漏端与NMOS管N1的漏端、NMOS管N3的栅端连接，并连接到输出端Vout；PMOS管P1的体端接电源电压Vdd；NMOS管N1、N2、N3的体端各自均连接地端GND；NMOS管N1的源端、NMOS管N2的漏端以及NMOS管N3的源端连接；NMOS管N2的源端接地；NMOS管N3的漏端接电源电压Vdd。本发明实现噪声容限最大，具备良好的抗干扰能力和工艺容忍度，占用的芯片面积小。
- 半导体集成电路-201010279142.8
- 光明雅泰;饭塚洋一 - 瑞萨电子株式会社
- 2010-09-08 - 2011-04-13 - G11C11/40
- 提供了一种根据本发明的示例性方面的半导体集成电路，包括：数据发送电路和数据接收电路，该数据接收电路接收从数据发送电路发送的数据。数据发送电路包括：数据输出电路，该数据输出电路输出数据，或者将输出设定成高阻抗状态；以及控制电路，该控制电路向数据输出电路输出控制信号，使得当数据发送电路发送数据时，数据输出电路输出数据，并且当数据发送电路在发送数据之后进一步发送另一数据时，在先前的数据发送之后的预定时段期间，数据输出电路保持输出在先前的数据发送中最后输出的数据。
- 多闪存并行存储装置-201020157147.9
- 丁宇;姚志平 - 苏州达通泰科信息技术有限公司
- 2010-04-13 - 2010-12-29 - G11C11/40
- 本实用新型涉及一种具有网络直放功能的多闪存并行存储装置，其特征在于：其包括分组处理引擎、固态存储引擎、固态存储网络接口模块、网络接口模块和PCIe接口模块；所述固态存储网络接口模块用于实现所述固态存储引擎和分组处理引擎之间的直接接口，并且其定义了从媒体存储格式到网络播放格式的转换数据结构，从而实现网络直放功能。由于本实用新型的所述装置，即芯片或FPGA，采用了高速闪存固态存储技术来实现流媒体数据的高速持续读取，从而解决传统机械硬盘的持续访问速度问题和随机寻址问题；此外，所述装置，即芯片或FPGA，还提供了丰富的网络接口，能够通过不同的适配模块，实现不同网络接口的统一接入。
- 节省电路面积的记忆单元-201010226529.7
- 廖敏男 - 矽创电子股份有限公司
- 2010-07-08 - 2010-11-24 - G11C11/40
- 本发明涉及一种节省电路面积的记忆单元，其由一第一晶体管耦接一读取线，并受控于一字符线，一第二晶体管耦接第一晶体管与一电源端之间，一第三晶体管耦接第二晶体管，并受控于一位线，该第三晶体管控制该第二晶体管导通/截止，一第四晶体管耦接第三晶体管与一写入线，并受控于字符线。如此，本发明使用四个晶体管即可形成一记忆单元，以达到节省电路面积的目的。
- 半导体存储装置及其操作方法-200910173693.3
- 卢光明;徐雨玹 - 海力士半导体有限公司
- 2009-09-15 - 2010-11-17 - G11C11/40
- 本发明涉及一种半导体存储装置及其操作方法，该存储装置包括：多个存储单元，其被配置成储存具有极性的数据，该极性对应于流过源极线及位线的电流的方向；及预充电驱动单元，其被配置成在数据储存于存储单元中之前、响应于预充电信号而将位线预充电至对应于数据的电压。
- 在SRAM设计中使用双栅极晶体管提升读/写边界-200910143857.8
- 陈炎辉;吴瑞仁 - 台湾积体电路制造股份有限公司
- 2009-05-31 - 2010-07-07 - G11C11/40
- 一种集成电路结构包括静态随机存取存储器(SRAM)单元。SRAM单元包括上拉晶体管和与该上拉晶体管形成反相器的一下拉晶体管。该下拉晶体管包括连接到该上拉晶体管的栅极的前栅极，和与该前栅极解耦的后栅极。
- 限漏流的高鲁棒亚阈值存储单元电路-200910213433.4
- 柏娜;陈鑫;邓小莺;杨军;时龙兴 - 东南大学
- 2009-11-06 - 2010-05-26 - G11C11/40
- 一种限漏流的高鲁棒亚阈值存储单元电路，设有包括两个PMOS管P1及P2，十个NMOS管N1～N10，共12个晶体管，其中，P1、N3、N5和P2、N4、N6分别构成第一、第二两个反相器，两个反相器交叉耦合连接，关断管N1、N2用来连接两个反相器到电源的通路，反馈管N7、N8根据输入信号自动调节两个反相器的翻转阈值电压；N9和N10是存储单元的匹配晶体管，N9的源、漏端中任一端连接第一反相器的输出端，其另一端连接位线；NMOS管N10的源、漏端中任一端连接第二反相器的输出端，其另一端连接位线非；N9、N10的栅端分别连接字线。
- 专利分类
