“S.O.I.TEC绝缘体上硅技术公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果112个，建议您升级VIP下载更多相关专利

[发明专利]低温键合方法-CN201610091145.6有效
发明人： G·戈丹 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2011-07-12 - 公布日： 2020-09-29 - 主分类号： H01L23/485 文献下载
摘要：本发明涉及一种低温键合方法，是一种用于组装第一元件和第二元件的方法，所述第一元件包括至少一个第一衬底或者至少一个芯片，所述第二元件包括至少一个第二衬底，该方法包括：a)在每个衬底上形成被称为键合层的表面层，这些键合层的至少其中之一是在小于或等于300℃的温度下形成的；b)在组装之前对所述键合层进行被称为脱气退火的第一退火，所述第一退火至少部分在至少等于后续的键合界面强化温度(Tr)但低于450℃的温度下进行；c)通过使所述键合层的暴露表面接触来组装所述衬底；d)组装好的结构在低于450℃的键合界面强化温度(Tr)下退火。
低温方法

[发明专利]用于分子键合硅衬底和玻璃衬底的方法-CN201510836412.3在审
发明人： S·凯尔迪勒;D·德尔普拉 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2011-10-10 - 公布日： 2016-03-02 - 主分类号： H01L21/18 文献下载
摘要：本发明提供了一种用于分子键合硅衬底和玻璃衬底的方法。本发明涉及一种用于将具有第一表面(2a)的第一衬底(1a)键合到具有第二表面(2b)的第二衬底(1b)的方法，其特征在于，该方法包括下列步骤：通过至少两个支撑点(S1，S2)来保持所述第一衬底(1a)，将所述第一衬底(1a)和所述第二衬底(1b)放置成第一表面(2a)和第二表面(2b)彼此相对，通过在至少一个压力点(P1)和两个支撑点(S1，S2)之间朝向所述第二衬底(1b)施加应变(F)，使所述第一衬底(1a)变形，使变形的第一表面(2a)与所述第二表面(2b)相接触，逐渐释放应变(F)。
用于分子键合硅衬底玻璃方法

[发明专利]用于分子键合硅衬底和玻璃衬底的方法-CN201110309281.5无效
发明人： S·凯尔迪勒;D·德尔普拉 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2011-10-10 - 公布日： 2012-05-09 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了一种用于分子键合硅衬底和玻璃衬底的方法。本发明涉及一种用于将具有第一表面(2a)的第一衬底(1a)键合到具有第二表面(2b)的第二衬底(1b)的方法，其特征在于，该方法包括下列步骤：通过至少两个支撑点(S1，S2)来保持所述第一衬底(1a)，将所述第一衬底(1a)和所述第二衬底(1b)放置成第一表面(2a)和第二表面(2b)彼此相对，通过在至少一个压力点(P1)和两个支撑点(S1，S2)之间朝向所述第二衬底(1b)施加应变(F)，使所述第一衬底(1a)变形，使变形的第一表面(2a)与所述第二表面(2b)相接触，逐渐释放应变(F)。
用于分子键合硅衬底玻璃方法

[发明专利]使绝缘体上硅衬底减薄的方法-CN201080016933.X有效
发明人： P·雷诺;L·伊卡尔诺;K·拉德万 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2010-04-20 - 公布日： 2012-03-28 - 主分类号： H01L21/306 文献下载
摘要：本发明涉及一种减薄初始绝缘体上硅SOI衬底的方法，该衬底包括掩埋于硅承载衬底(2)和硅表面层之间的二氧化硅SiO2层(3)。所述方法的特征在于其包括进行以下连续的步骤：对所述初始衬底进行热氧化处理以引起所述硅表面层的部分的氧化；第一周期、然后第二周期的蚀刻和清洗；执行第一周期的蚀刻从而充分地将所形成的热氧化物去除，并且清除所述初始衬底的边缘的所有的不稳定部分。执行第二周期的蚀刻从而从所述被减薄的衬底的表面上，去除形成且沉积于其上的污染粒子(5)，从而获得最终绝缘体上硅SOI衬底(1′)，其被减薄的表面层(4′)形成有源层。
绝缘体衬底方法

[发明专利]用于CVD系统的气体注射器以及具有该气体注射器的CVD系统-CN201080005892.4有效
发明人： C·阿里纳;R·T·小伯特伦;E·林多 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2010-02-17 - 公布日： 2012-03-21 - 主分类号： C23C16/34 文献下载
摘要：本发明提供了用于CVD(化学气相沉积)系统的改进的气体注射器，其在将气体注射至CVD反应室中之前将气体热能化。配置所提供的注射器以增加气体经过被加热区域的流动时间，并且该注射器包括气体输送导管，该气体输送导管延长气体在该被加热区域中的停留时间。所提供的注射器也具有经过尺寸设定、定型和配置从而将气体注射成选定的流型的出口。本发明也提供使用所提供的热能化气体注射器的CVD系统。本发明在高容量制造GaN衬底上具有特别的应用。
用于 cvd 系统气体注射器以及具有

[发明专利]低压下的分子粘附键合方法-CN201110229518.9有效
发明人： M·布鲁卡特 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2011-08-09 - 公布日： 2012-03-14 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种低压下的分子粘附键合方法，这种至少第一晶片(20)和第二晶片(30)之间的分子粘附键合方法至少包括机械对准步骤、使两个晶片(20，30)相接触的步骤以及在两个晶片之间引发键合波的传播的步骤。在机械对准步骤和使两个晶片相接触的步骤中，所述晶片被置于具有大于或等于预定压强阈值的第一压强(P1)的环境中。在引发键合波的传播的步骤中，所述晶片(20，30)被置于具有小于所述预定压强阈值的第二压强(P2)的环境中。
压下分子粘附方法

[发明专利]低温键合方法-CN201110199454.2无效
发明人： G·戈丹 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2011-07-12 - 公布日： 2012-03-14 - 主分类号： H01L23/00 文献下载
摘要：本发明涉及一种低温键合方法，是一种用于组装第一元件和第二元件的方法，所述第一元件包括至少一个第一衬底或者至少一个芯片，所述第二元件包括至少一个第二衬底，该方法包括：a)在每个衬底上形成被称为键合层的表面层，这些键合层的至少其中之一是在小于或等于300℃的温度下形成的；b)在组装之前对所述键合层进行被称为脱气退火的第一退火，所述第一退火至少部分在至少等于后续的键合界面强化温度(Tr)但低于450℃的温度下进行；c)通过使所述键合层的暴露表面接触来组装所述衬底；d)组装好的结构在低于450℃的键合界面强化温度(Tr)下退火。
低温方法

[发明专利]利用电路层转移制造多层结构的方法-CN201080011159.3有效
发明人： A·卡斯泰;M·布鲁卡特 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2010-03-04 - 公布日： 2012-02-08 - 主分类号： H01L21/762 文献下载
摘要：一种制造复合结构的方法，包括在第一衬底(100)的一面上制造第一层微元件(110)的制造步骤，在制造所述微元件(110)的过程中，所述第一衬底贴合地固定在第一支撑件(121)的固定表面(121a)上；还包括将第一衬底(100)的包含该层微元件(110)的面键合到第二衬底(200)上的键合步骤。在所述键合步骤期间，第一衬底(100)贴合地固定在第二支撑件(221)上，该第二支撑件(221)的固定表面(221a)的平面度小于或等于在第一层微元件(110)的制造过程中采用的第一支撑件(120)的平面度。
利用电路转移制造多层结构方法

[发明专利]制造热膨胀系数局部适应的异质结构的方法-CN200980157864.1有效
发明人： C·科尔纳 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2009-12-24 - 公布日： 2012-02-01 - 主分类号： H01L21/62 文献下载
摘要：一种制造异质结构(200)的方法，包括将具有第一热膨胀系数的至少一个第一衬底(110)键合到具有第二热膨胀系数的第二衬底(120)上，所述第一热膨胀系数不同于所述第二热膨胀系数。在键合之前，在两个衬底的其中之一上从所述衬底(110)的键合面(110a)开始形成沟道(111)。用具有介于所述第一热膨胀系数和所述第二热膨胀系数之间的第三热膨胀系数的材料(130)填充所述沟道(111)。
制造热膨胀系数局部适应结构方法

[发明专利]制造元件的方法-CN201080008818.8无效
发明人： G·里乌;D·朗德吕 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2010-02-11 - 公布日： 2012-01-18 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种在混合衬底上制造元件的方法。该方法包括以下步骤：提供绝缘体上半导体(SeOI)类型的衬底(1)，该衬底(1)包括支撑衬底(11)和薄层(13)之间的掩埋氧化物层(12)，在所述衬底(1)中形成多个沟道(3，3’)，该沟道在所述薄层(13)的自由表面(130)上开口，并且在穿过所述薄层(13)和所述掩埋氧化物层(12)的深度上延伸，所述初级沟道(3，3’)界定所述SeOI衬底(1)的至少一个岛(30)，在所述初级沟道(3，3’)的内部形成掩模(4)，并作为覆盖所述薄层(13)的所述自由表面(130)的位于所述岛(30)的外部的区的层，接着进行热处理，用于分解所述岛(30)上出现的掩埋氧化物层，从而减小其厚度。
制造元件方法

[发明专利]具有径向未对准补偿的分子粘附结合方法-CN201110126409.4有效
发明人： G·戈丹 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2011-05-11 - 公布日： 2012-01-11 - 主分类号： H01L21/68 文献下载
摘要：本发明涉及一种具有径向未对准补偿的分子粘附结合方法。一种通过分子粘附将第一晶片(100)结合到第二晶片(200)上的方法，所述晶片之间具有初始径向未对准，所述方法至少包括一个使所述两个晶片(100，200)接触从而启动所述两个晶片之间的结合波的传播的步骤。根据本发明，在所述接触步骤期间，根据所述初始径向未对准在所述两个晶片中的至少一个上施加预定结合曲率(KB)。
具有径向对准补偿分子粘附结合方法

[发明专利]用于形成半导体材料的外延方法和结构-CN200980156217.9无效
发明人： C·阿雷纳 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2009-02-05 - 公布日： 2012-01-04 - 主分类号： H01L21/205 文献下载
摘要：本发明提出了一种制造具有提高的特性的半导体材料、衬底和器件的方法和结构。用于形成应变减小的结构的结构和方法包括形成基本应变松弛的多个岛结构，以及将这些岛结构用于后续的应变松弛基本连续半导体材料层的进一步生长。
用于形成半导体材料外延方法结构

[发明专利]用于提高包括半导体材料的结构的质量的方法-CN200980145505.4有效
发明人： C·阿雷纳 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2009-11-13 - 公布日： 2011-12-28 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及一种方法，其可应用于半导体结构和III-氮化物材料层的外延生长过程中，从而接连提高连续层的质量。在初始表面上生长中间外延层，以使生长坑形成在初始表面中所存在的表面位错处。然后根据外延横向过生长的已知现象在中间层上生长跟随层，因此其横向延伸并且封闭至少相交生长坑的聚结。优选地，在生长跟随层之前，沉积间断的介质材料薄膜，以使介质材料间断沉积，以便降低横向生长材料中的位错的数量。本发明的方法可以对相同的结构执行多次。此外，本发明还涉及通过这些方法制造的半导体结构。
用于提高包括半导体材料结构质量方法

[发明专利]分解绝缘体上半导体型结构的外周环中的氧化物层的方法-CN200980155187.X无效
发明人： D·朗德吕;F·格里蒂;E·吉奥特;O·科农丘克;C·韦蒂祖 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2009-12-30 - 公布日： 2011-12-21 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种处理绝缘体上半导体型结构的方法，所述结构接连包括载体衬底、氧化物层(2)和半导体材料的薄层(3)，所述结构具有露出所述氧化物层(2)的外周环，所述方法包括在中性或受控还原气氛中应用主要热处理。所述方法在所述主要热处理之前包括覆盖至少所述氧化物层(2)的暴露外周部分的步骤，所述主要热处理是在受控的时间和温度条件下进行的，以便促进所述氧化物层(2)的至少一部分氧通过薄半导体层(3)扩散，导致所述氧化物层(2)的厚度的受控降低。
分解绝缘体上半导体结构环中氧化物方法

[发明专利]“绝缘体上半导体”型衬底的支撑衬底的测试方法-CN201080004225.4无效
发明人： C·拉贾赫布兰切德 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2010-01-14 - 公布日： 2011-12-07 - 主分类号： H01L21/66 文献下载
摘要：本发明涉及一种包括“绝缘体上半导体”型衬底(1)的支撑衬底(2)上的电连接触头的测试方法。该方法的特征在于包括下列步骤：a)获取“绝缘体上半导体”型衬底(1)，所述“绝缘体上半导体”型衬底(1)包括完全被绝缘体层(3)覆盖的支撑衬底(2)和有源层(4)，所述绝缘体层(3)的一部分(31)隐埋在所述有源层和所述支撑衬底(2)的前表面(21)之间，b)去除所述绝缘体层(3)在所述支撑衬底(2)的前表面(21)的外周延伸和/或在其后表面(22)上延伸的部分，以便划定出所述支撑衬底(2)的至少一个无绝缘体的可及区域(210)，同时在所述后表面上保留所述绝缘体层的至少一部分(321)，c)对所述可及区域(210)施加电压，以便制造所述电连接触头。
绝缘体上半导体衬底支撑测试方法

1
2
3
4
5
6
7
8
下一页»
尾页
共 112 条