[发明专利]平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法有效
| 申请号： | 200780026837.1 | 申请日： | 2007-05-30 |
| 公开（公告）号： | CN101490847A | 公开（公告）日： | 2009-07-22 |
| 发明（设计）人： | 安荷·叭剌;弗兰茨娃·赫尔伯特;丹尼尔·S·恩济 | 申请（专利权）人： | 万国半导体股份有限公司 |
| 主分类号： | H01L29/76 | 分类号： | H01L29/76 |
| 代理公司： | 上海新天专利代理有限公司 | 代理人： | 张静洁;王敏杰 |
| 地址： | 百慕大*** | 国省代码： | 百慕大群岛;BM |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种改良的半导体功率器件，其包含有若干个功率晶体管晶胞，每一晶胞进一步包含一位于漂移层顶面的栅极氧化层所组成的平面栅极，来构成半导体衬底的最顶层，其中该平面栅极更组构有一分离栅极，其包含有在栅极层上的缺口开口，此栅极的总表面积被缩小。晶体管晶胞进一步包含有一JFET(结型场效应晶体管)扩散区域，其位于栅极层的缺口下方的漂移层上，JFET扩散层具有比漂移区域高的掺杂浓度，以减小半导体功率器件的沟道电阻。晶体管晶胞进一步包含有浅表面掺杂区域，其位于栅极下方邻接JFET扩散区域的漂移层顶表面附近，其中浅表面掺杂区域的掺杂浓度低于JFET扩散区域且高于漂移层。 | ||
| 搜索关键词： | 平面 分离 栅极 性能 金属 氧化物 半导体 场效应 晶体管 结构 制造 方法 | ||
【主权项】：
1. 一种半导体功率器件，其特征在于，包含有若干个功率晶体管晶胞，其中每一晶胞包含有：一平面栅极，平面栅极被一栅极氧化层填塞，该栅极氧化层沉积在组成半导体衬底上层的漂移层之上，其中平面栅极进一步组成了包含有位于栅极层上的开放缺口的分离栅极，因此，该栅极的总表面积减少了；一JFET(结型场效应晶体管)扩散区域，该区域设置在栅极层的缺口下方的漂移层，该栅极层的缺口延伸到该半导体衬底的底部，且比设置在漂移层中的体区底部的深度要深，该体区位于该分离栅极下方，且围绕该JFET扩散区域，并且掺杂与该JFET区域不同的掺杂物，该JFET扩散区域具有比漂移区域高的掺杂浓度，从而降低该半导体功率器件的沟道电阻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司，未经万国半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780026837.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法-201810116375.2
- 何荧峰;郑新和;彭铭曾;卫会云;刘三姐;李美玲;宋祎萌;仇鹏;安运来;王瑾 - 北京科技大学
- 2018-02-06 - 2019-02-26 - H01L29/76
- 本发明提供一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法，属于半导体器件技术领域。该方法首先在GaN衬底上生长Ⅲ族氮化物三元合金材料形成异质结构作为发射区和第一势垒层，并在异质结上通过光刻技术生长电极；用离子刻蚀技术进行器件绝缘化；转移石墨烯至异质结表面作为基区，通过光刻技术形成基区电极；最后使用PEALD在石墨烯上生长GaN薄膜作为第二势垒层，并在表面形成金属集电区。本发明通过使用PEALD在石墨烯上沉积GaN作为第二势垒层，将石墨烯与GaN基宽禁带半导体材料相结合，发挥两种材料体系的优势，有效提升了热电子晶体管的性能，缩小器件尺寸。该方法热预算低，对石墨烯造成的损伤小，有效避免了器件在生产过程中造成的损伤。
- 具有均匀图案排列的纳米颗粒的单电子晶体管及其制造方法-201410080333.X
- 金俊亨;李荣根;刘鸿;金泰熙 - SK新技术株式会社
- 2014-03-06 - 2019-01-25 - H01L29/76
- 本发明关于一种单电子晶体管及其制造方法。该单电子晶体管包括：沟道区域，其包括形成于基板上的连接体及由结合至该连接体的金属离子所生长的金属纳米颗粒；配置于该沟道区域一端的源极区域；配置于该沟道区域另一端而与该源极区域对立的漏极区域；和耦合至该沟道区域且用以控制沟道区域中的电荷迁移的栅极，其中在该沟道区域中，多个金属纳米颗粒具有均匀图案排列。
- 有源发光二极管模块-201380008594.4
- 布拉德利·S·奥拉韦 - 尼斯迪格瑞科技环球公司
- 2013-01-25 - 2017-03-15 - H01L29/76
- 本发明揭示LED模块，其具有与LED串联的控制MOSFET或其它晶体管。在一个实施例中，MOSFET晶片接合到LED晶片且经单件化以形成具有与单个LED相同的占据面积的数千个有源三端子LED模块。尽管红光、绿光及蓝光LED具有不同的正向电压，RGB模块可并联连接且其控制电压以60Hz或更大Hz交错以产生单一感知色彩，例如白色。所述RGB模块可连接于面板中以用于通用照明或彩色显示器。面板中的单个电介质层可囊封所有所述RGB模块，以形成紧凑且价廉的面板。描述用于彩色显示器及照明面板两者的各种寻址技术。描述用于减小所述LED对输入电压的变化的敏感度的各种电路。
- 阱电阻结构及其制造方法及绝缘体上硅器件-201410407727.1
- 王蛟;宋华;杨欢 - 无锡华润上华半导体有限公司
- 2014-08-18 - 2016-03-30 - H01L29/76
- 本发明涉及一种阱电阻结构，包括绝缘层和绝缘层上的有源区，所述有源区包括阱区，所述有源区还包括向下延伸至所述绝缘层的沟槽隔离结构，所述沟槽隔离结构在横向上将所述阱区包围、在竖向上使所述阱区被分隔开；所述阱电阻结构还包括设于阱区上并与阱区接触的金属触点。本发明还涉及一种阱电阻结构的制造方法，及一种绝缘体上硅器件。本发明通过在有源区区域内形成沟槽隔离结构，使得阱区在横向上被沟槽隔离结构所阻挡，不会形成多数载流子的横向扩散，因此可以得到电阻值较准确的阱电阻。
- 具有高K电介质和金属栅的非易失性存储器单元-201280038547.X
- A.科托夫;C-S.苏 - 硅存储技术公司
- 2012-07-27 - 2014-04-23 - H01L29/76
- 一种非易失性存储器，包括第一导电类型的衬底，在其中形成的第二导电类型的第一和第二分隔开的区，在其间的沟道区。多晶硅金属栅字线被设置在沟道区的第一部分的上方并通过高K电介质层与其分隔开。字线的金属部分紧密地邻近于高K电介质层。多晶硅浮栅紧密地邻近于字线并与其分隔开，并且被设置在沟道区的另一部分的上方并与其绝缘。多晶硅耦合栅被设置在浮栅的上方并与其绝缘。多晶硅擦除栅被设置在浮栅的另一侧并与其绝缘，被设置在第二区的上方并与其绝缘，并且紧密地邻近于耦合栅的另一侧但与其分隔开。
- 硅基单电子晶体管结构及其制备方法-201310739670.0
- 郭奥;任铮;胡少坚;周伟 - 上海集成电路研发中心有限公司
- 2013-12-27 - 2014-03-26 - H01L29/76
- 本发明涉及一种硅基单电子晶体管结构，包括：SOI衬底；源极、漏极与控制栅极，分别形成于衬底上；硅鳍结构或硅纳米线，形成于衬底上，其两端分别连接源极、漏极；分立栅极，包括第一支部和第二支部，第一支部与第二支部以控制栅极隔开。其同时具有场效应晶体管和单电子晶体管的功能，且其制备工艺可与现有的CMOS工艺兼容。
- 单电子晶体管核心结构制备方法及单电子晶体管核心结构-201210237333.7
- 王强斌;陈中 - 中国科学院苏州纳米技术与纳米仿生研究所
- 2012-07-10 - 2014-01-29 - H01L29/76
- 本发明公开了单电子晶体管核心结构的制备方法及单电子晶体管核心结构。该方法包括以下步骤：构建二维DNA基底；用单链DNA对纳米颗粒进行修饰，并用与修饰纳米颗粒的单链DNA不同的单链DNA对第一金纳米棒、第二金纳米棒和第三金纳米棒进行修饰；将经单链DNA修饰过的第一金纳米棒、第二金纳米棒、第三金纳米棒和纳米颗粒与二维DNA基底进行杂交，从而形成单电子晶体管核心结构，其中，二维DNA基底上连接有伸出二维DNA基底平面的与修饰纳米颗粒、第一金纳米棒、第二金纳米棒和第三金纳米棒的单链DNA互补的单链DNA探针，与修饰第一金纳米棒、第二金纳米棒和第三金纳米棒中的一个金纳米棒的单链DNA互补的单链DNA探针是在二维DNA基底上成直线排列的多条单链DNA探针。
- 基于半导体纳米结构的晶体管器件及其制备方法-201310525012.1
- 郭奥;任铮;胡少坚;周伟 - 上海集成电路研发中心有限公司
- 2013-10-30 - 2014-01-22 - H01L29/76
- 本发明公开了一种基于一维半导体纳米结构的晶体管器件，包括：Si/SiO2衬底；源极和漏极，形成于所述衬底上；一维的半导体纳米结构，其两端分别连接所述源极和漏极，且其表面覆盖一层高k栅介质层；分立栅极，形成于所述高k栅介质层上且为位于所述源极和漏极之间的二叉指结构；控制栅极，形成于所述高k栅介质层上，其位于所述二叉指结构的中间；所述二叉指结构与所述控制栅极均垂直于所述半导体纳米结构。本发明的晶体管器件能够根据施加于分立栅极的电压而工作于场效应晶体管模式或单电子晶体管模式。
- 电子器件和系统，以及用于该电子器件和系统的制造和使用方法-201180019710.3
- 斯科特·E·汤姆森;达莫代尔·R·图马拉帕利 - 苏沃塔公司
- 2011-02-17 - 2012-12-26 - H01L29/76
- 本发明提供了一系列新的结构和方法以减少宽阵列的电子器件和系统的功耗。这些结构和方法中的一些可以大部分通过重新使用块CMOS工艺流程和制造技术来实施，允许半导体工业以及更广泛的电子工业避免昂贵地且有风险地切换到替换技术。如将要讨论的，这些结构和方法中的一些涉及深度耗尽沟道设计(DDC)设计，允许CMOS基器件相比于传统的块CMOS具有减小的σVT，并且能够允许在沟道区域中具有掺杂剂的FET的阈值电压VT被更精确地设定。DDC设计与传统的块CMOS晶体管相比还具有强体效应，其允许对DDC晶体管中的功耗进行重要的动态控制。
- Fin-Fet非易失性存储单元以及阵列和制造方法-201080039988.2
- Y.W.胡;P.滕塔苏德 - 硅存储技术公司
- 2010-08-31 - 2012-05-30 - H01L29/76
- 一种非易失性存储单元具有衬底层，在衬底层上具有第一导电性类型的鳍形半导体部件。鳍形部件具有第二导电性类型的第一区域和与第一区域间隔开的第二导电性类型的第二区域，沟道区在第一区域与第二区域之间延伸。鳍形部件具有在第一区域与第二区域之间的两个侧表面和顶表面。字线邻近于第一区域且被电容地耦合到沟道区的第一部分的顶表面和两个侧表面。浮置栅极邻近于字线且被与顶表面绝缘，并被电容地耦合到沟道区的第二部分的两个侧表面。
- ALD系统和方法-201080018411.3
- 埃里克·W·德贡斯;加内什·M·孙达拉姆;罗杰·R·库蒂;吉尔·斯文亚·贝克 - 剑桥纳米科技公司
- 2010-02-26 - 2012-04-11 - H01L29/76
- 一种配置为双室“塔”的气体沉积系统(1000)，其包括用于支撑相互垂直的两个反应室组合件的框架(1140)。每个反应室组合件(3000)均包括环绕中空室(3070)的外壁组合件，所述中空室的尺寸为容纳穿过装载口的单个4.5代(GEN 4.5)玻璃板衬底。所述衬底水平设置在中空室(3070)中，并且室组合件(3000)包括设置在中空室(3070)外部并配置为在衬底顶表面上产生基本水平方向的层流气流的可拆卸和可清洁的三角形输入(3150)和输出(3250)增压部。每个室包括设置在中空室(3070)中的可清洁和可拆卸的室衬里组合件(6000)，以将前体气体容纳在其中，从而防止污染室外壁(3010，3020，3030，3040)。
- 含有(110)-取向硅的半导体器件-200880109490.1
- 王琦;李敏华;尤里·索科洛夫 - 飞兆半导体公司
- 2008-09-22 - 2010-10-13 - H01L29/76
- 一种在金属基底上方的重度掺杂的P-型(110)半导体层上形成半导体器件的方法，包括提供第一支撑基底并形成覆盖第一支撑基底的P-型重度掺杂的(110)硅层。相对于P-型重度掺杂的(110)硅层，第一支撑基底的至少顶层可通过选择性蚀刻工艺方法移除。在(110)硅层之内和之上形成垂直半导体器件结构。该垂直器件结构包括顶金属层，其特征在于<110>方向的电流传导。该方法包括将第二支撑基底结合至顶金属层并采用机械打磨和选择性蚀刻工艺方法除去第一支撑基底而暴露出P-型重度掺杂的(110)硅层的表面，并容许金属层形成于该表面上。
- 半导体器件-200880001945.8
- M·N·达维希 - 威力半导体有限公司
- 2008-01-08 - 2010-03-31 - H01L29/76
- 一种半导体结构包括多个半导体区域，一对介电区域以及一对终端。该结构的第一和第二区域分别被耦联至第一和第二终端。该结构的第三区域设置在第一和第二区域之间。该介电区域延伸进第三区域内。存在于第三区域的掺杂杂质的浓度以及介电区域间的距离限定了该结构的电特性。该结构的电特性与介电区域的宽度的宽度无关。第一和第二区域具有相反的导电类型。该结构可选地包括延伸入第三区域内并且包围部分该对介电区域的第四区域。介电区域和第四区域之间的界面区包括有意导入电荷。
- 高电压GaN基异质结晶体管结构及其形成方法-200880009090.3
- 迈克尔·墨菲;米兰·波普赫里斯蒂奇 - 威洛克斯半导体公司
- 2008-03-20 - 2010-03-31 - H01L29/76
- 一种半导体器件包括：衬底；第一有源层，所述第一有源层设置在所述衬底的上方；以及第二有源层，所述第二有源层设置在所述第一有源层上。所述第二有源层具有比所述第一有源层高的带隙，使得在所述第一有源层和所述第二有源层之间产生二维电子气层。在所述第二有源层上设置快闪层，并且在所述快闪层上设置源极接触、栅极接触和漏极接触。
- 超结功率半导体器件-200780049913.0
- 丹尼尔·M·金策 - 西利康尼克斯科技公司
- 2007-04-13 - 2010-02-03 - H01L29/76
- 一种超结功率半导体器件，其包括多个沟槽栅极(16，图1)和多个间隔的漂移区域(32)，各漂移区域从各自的栅极槽(14)延伸至作为漏极的基板(10)，并且仅沿着栅极槽(14)的侧壁的一部分延伸。
- 用于提供减小表面积的电极的半导体器件和方法-200680040209.4
- 保罗·W·布拉齐斯;丹尼尔·R·加莫塔;克里希纳·卡利亚纳孙达拉姆;张婕 - 摩托罗拉公司
- 2006-10-24 - 2009-12-23 - H01L29/76
- 一种诸如半导体器件的装置(200)，包括栅电极(201)和至少第一电极(202)。第一电极优选地具有确定的周界，其至少部分地相对于栅电极重叠，由此形成相应的晶体管沟道。在优选方式中，第一电极具有减小了的表面积，但仍然是上述的确定的周界。而这又帮助减小了任何相应的寄生电容。表面积的减小可以通过例如提供通过第一电极的特定部分的开口(203)而完成。
- 减小电荷俘获存储器位线干扰和软擦除的方法和装置-200780037849.4
- 弗雷德里克·B·詹纳 - 赛普拉斯半导体公司
- 2007-09-28 - 2009-10-21 - H01L29/76
- 平衡非易失性存储器位线干扰的抑制干扰的方法和器件。其中由于抑制干扰产生的阈值偏移增加，由于位线干扰产生的阈值偏移降低，非易失性存储器由于抑制干扰产生在整个生命周期中产生的总的阈值偏移几乎等于非易失性存储器由于位线干扰产生在整个生命周期中产生的总的阈值偏移。
- 具有双重阈值电压控制手段的低阈值电压半导体器件-200680039179.5
- E·A·卡特;M·W·科佩尔;M·M·弗兰克;E·P·格塞夫;P·C·詹米森;R·加米;B·P·林德;V·纳拉亚南 - 国际商业机器公司
- 2006-10-12 - 2009-10-21 - H01L29/76
- 一种半导体结构，具体为pFET，其包括具有大于SiO2的介电常数的介电常数以及大于50％的Ge或Si含量的电介质材料，以及用于通过材料叠层设计而调节阈值/平带电压的至少一种其它手段。在本发明中考虑的其它手段包括例如利用在用于电荷固定的电介质上面的绝缘夹层和/或通过形成经设计的沟道区。本发明还涉及一种制造这样的CMOS结构的方法。
- 非易失性电荷俘获存储器件的单晶硅制造工艺-200780037848.X
- 克里希纳斯瓦米·库马尔;赛格·利维 - 赛普拉斯半导体公司
- 2007-09-28 - 2009-09-30 - H01L29/76
- 本发明公开了一种制造非易失性电荷俘获存储器件的方法。该方法包括首先在单晶片群组设备的第一工艺腔体形成衬底上的隧道介质层，然后在单晶片群组设备的第二工艺腔体形成隧道介质层上的电荷俘获层。然后，在单晶片群组设备的第二或第三工艺腔体形成电荷俘获层上的顶端介质层。
- 可应用于高频的功率金氧半场效晶体管组件结构-200680015767.5
- 安荷·叭剌 - 万国半导体股份有限公司
- 2006-05-09 - 2009-09-23 - H01L29/76
- 本发明公开一种载于半导体上之新式切换组件，其包括一漏极(110)，其位在一第一表面上，与一源极区域(125)，其位在一第二表面的附近，此第二表面位于一半导体上且与第一表面的位置相对，且此切换组件更包括一绝缘栅极电极(130)，其位在第二表面的顶部用以控制自源极(125)至漏极(110)的电流，且此切换组件更包括一源极电极(140)，其插设于绝缘栅极电极(130)内用以预防介于栅极电极(130)与绝缘栅极电极下方的磊晶区域(105)之间的电场发生耦合，源极电极(140)更覆盖且延伸至绝缘栅极电极，且覆盖在半导体之第二表面上的一面积上以连接到源极区域(125)，而半导体基板(101)更包括一磊晶层(105)，其位于半导体基板上，且具有与漏极区域(110)不同的掺杂浓度，而绝缘栅极电极则是更包括一绝缘层，其用以隔绝栅极电极与源极电极，且其中，绝缘层之厚度决定于垂直功率组件的栅极至源极的最大电压级。
- 包括整流结分流器的功率开关半导体器件-200780040976.X
- A·赫夫纳;柳世衡;A·阿加瓦尔 - 克里公司
- 2007-11-02 - 2009-09-16 - H01L29/76
- 一种半导体器件，包含具有第一导电类型的漂移层以及邻近漂移层的体区。该体区具有与第一导电类型相反的第二导电类型并与漂移层形成p-n结。该器件还包括在体区中并具有第一导电类型的接触器区，以及从接触器区延伸通过体区到达漂移层的分流器沟道区。该分流器沟道区具有第一导电类型。该器件还包括与体区和接触器区电接触的第一端子，以及与漂移层电接触的第二端子。
- 包括双应力源的N沟道MOSFET及其制造方法-200780018308.7
- J·H·李;Y·刘;骆志炯;A·马登;N·罗韦多 - 国际商业机器公司
- 2007-05-17 - 2009-09-02 - H01L29/76
- 本发明涉及一种包括至少一个n-沟道场效应晶体管(n-FET)的半导体器件。具体而言，所述n-FET包括第一和第二构图的应力源层，所述第一和第二构图的应力源层均包含碳替位和拉伸应力的单晶半导体。所述第一构图的应力源层具有第一碳浓度并位于所述n-FET的源极和漏极(S/D)扩展区域中的第一深度处。所述第二构图的应力源层具有第二较高的碳浓度并位于所述n-FET的S/D区域中的第二较深的深度处。这样的具有不同碳浓度和不同深度的所述第一和第二构图的应力源层的n-FET提供了用于增强所述n-FET的沟道区域中的电子迁移率的改善的应力分布。
- 以密闭式晶胞结构增加信道密度的次微米平面半导体功率器件-200780023167.8
- 雪克·玛力卡勒强斯瓦密 - 万国半导体股份有限公司
- 2007-06-23 - 2009-08-19 - H01L29/76
- 一种位于半导体衬底上的半导体功率器件，其包含有数个晶体管晶胞，而每一个晶胞具有一源极与一漏极区域，位于半导体衬底上的栅极区域的两侧。一栅极电极以电极层方式形成于栅极区域顶部，以控制源极与漏极区域间传输的电流。位于该半导体衬底顶部的栅极电极层被图案化为波状的长条，以本质上增加源极与漏极区域间且越过栅极的电流传导面积。
- 用于存储多数据的非易失电可变存储器单元及其制造方法-200680002312.X
- 高任维 - 纳诺斯塔公司
- 2006-01-12 - 2009-08-19 - H01L29/76
- 一个存储器单元包括两个控制栅极，其侧向地布置在两个浮置栅极之间，每个浮置栅极能够保持数据。存储器单元通过在其上设置阱的半导体材料的衬底部上设置第一多晶硅来形成。控制栅极优选地通过金属镶嵌工艺形成，其中在形成两个浮置栅极之后将第一多晶硅去除，并在这两个浮置栅极之间设置第二多晶硅。随后在第二多晶硅上进行各向异性蚀刻以形成两个控制栅极。
- 平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法-200780026837.1
- 安荷·叭剌;弗兰茨娃·赫尔伯特;丹尼尔·S·恩济 - 万国半导体股份有限公司
- 2007-05-30 - 2009-07-22 - H01L29/76
- 本发明提供一种改良的半导体功率器件，其包含有若干个功率晶体管晶胞，每一晶胞进一步包含一位于漂移层顶面的栅极氧化层所组成的平面栅极，来构成半导体衬底的最顶层，其中该平面栅极更组构有一分离栅极，其包含有在栅极层上的缺口开口，此栅极的总表面积被缩小。晶体管晶胞进一步包含有一JFET(结型场效应晶体管)扩散区域，其位于栅极层的缺口下方的漂移层上，JFET扩散层具有比漂移区域高的掺杂浓度，以减小半导体功率器件的沟道电阻。晶体管晶胞进一步包含有浅表面掺杂区域，其位于栅极下方邻接JFET扩散区域的漂移层顶表面附近，其中浅表面掺杂区域的掺杂浓度低于JFET扩散区域且高于漂移层。
- 用于形成屏蔽栅极沟槽FET的结构和方法-200780023013.9
- 内森·克拉夫特;克里斯多佛·博古斯洛·科库;保尔·托鲁普 - 飞兆半导体公司
- 2007-05-21 - 2009-07-01 - H01L29/76
- 一种场效应晶体管(FET)包括延伸进入半导体区域的多个沟槽。每个沟槽包括栅极电极和屏蔽电极，其间含有极间电介质，其中，屏蔽电极和栅极电极电连接在一起。
- 电解质晶体管及其制造方法-200810214451.X
- 林哲歆 - 财团法人工业技术研究院
- 2008-08-26 - 2009-06-17 - H01L29/76
- 一种电解质晶体管，其包括栅极结构、两源极/漏极、电解质层与埋入式导电层。栅极结构包括栅极介电层与栅极，位在基板上方。两源极/漏极，彼此分离，位于栅极结构两侧的基板上方。电解质层，位于两源极/漏极之间并与其接触，并且位于栅极结构与基板之间并与其接触。埋入式导电层，位于电解质层与基板之间。两源极/漏极之间的电解质层具有沟道，通过电解质层氧化还原反应来改变其导电性，以开启或关闭沟道。
- 用于改善深亚微米MOS晶体管和存储单元的驱动能力、漏电及稳定性的装置和方法-200580048309.7
- 阿肖科·卡普尔;罗伯特·斯特兰;鲁文·马可 - 半导体咨询有限责任公司
- 2005-12-28 - 2009-05-27 - H01L29/76
- 本发明提供一种用于制造可在低于1.5V电压下工作的金属氧化物半导体(MOS)晶体管的装置和方法，其中MOS晶体管具有高面积效率，并且MOS晶体管的驱动能力和漏电流得到改善。本发明使用不会改变现有MOS技术工艺的动态阈值电压控制设计。本发明提供控制晶体管阈值电压的技术。在截止状态中，晶体管的阈值电压设定为较高，保持晶体管漏电为低值。在导通状态，阈值电压设定为低值，导致驱动能力增加。本发明特别适应于体硅和绝缘体上硅(SOI)CMOS的MOS技术。本发明还适应于SRAM、DRAM以及NVM器件以及其它存储单元。
- 在集成电路绝缘体上应变硅中通过布局优化的选择性单轴应力弛豫-200780017187.4
- 比希-安·阮;翁-耶·希恩 - 飞思卡尔半导体公司
- 2007-04-11 - 2009-05-27 - H01L29/76
- 一种集成电路(200)，包括NMOS和PMOS晶体管(220，230)。NMOS(220)具有应变沟道，该应变沟道具有分别沿第一和第二轴的第一和第二应力值。PMOS(230)具有应变沟道，该应变沟道具有分别沿第一和第二轴的第三和第四应力值。第一应力值不同于第三应力值，并且第二值不同于第四值。NMOS(220)和PMOS(230)具有共同的长度(L)和有效宽度(W)，但是扩散长度(SA)和/或源/漏宽度(WS)不同。NMOS WS可以超过PMOS WS。NMOS(220)在栅下方的有源层中可以包括多个介电结构。PMOS(230)的SA可以小于NMOS(220)的SA。该集成电路可以包括在NMOS(220)上的氮化硅的拉伸应力器以及在PMOS(230)上的氮化硅的压缩应力器。
- 在宽度方向中具有应力修正和电容降低特征的晶体管结构及其方法-200580024276.2
- 陈建;迈克尔·A·门迪奇诺;万司·H·亚当斯;叶祖飞;文卡塔·R·科拉甘塔 - 飞思卡尔半导体公司
- 2005-07-15 - 2009-05-13 - H01L29/76
- 晶体管(50)包括位于有源区(52)中的源区(72)和漏区(74)。栅极(54)位于有源区的沟道区域之上，其中沟道区域分开源区和漏区。晶体管进一步包括在栅极之下并从源区到漏区延伸的至少一个应力修正器和电容降低特征(58，60)，用于降低与栅极、源区和漏区关联的电容。该至少一个应力修正器和电容降低特征包括介质并且包括至少部分通过有源区限定的形状。
- 专利分类
