[发明专利]半导体产品的局部和全局布线的形成有效

申请号：	200680016656.6	申请日：	2006-05-19
公开（公告）号：	CN101176196A	公开（公告）日：	2008-05-07
发明（设计）人：	斯蒂芬·E·格雷科;西奥多勒斯·E·斯坦达尔特	申请（专利权）人：	国际商业机器公司
主分类号：	H01L21/4763	分类号：	H01L21/4763
代理公司：	北京市柳沈律师事务所	代理人：	张波
地址：	美国纽***	国省代码：	美国;US
权利要求书：	查看更多	说明书：	查看更多
摘要：	公开了一种对于同一半导体产品，即晶片或芯片上的不同电路形成不同的线后端(BEOL)布线的方法，所述方法包括同时在第一介电层(110)内在第一电路(102)上方使用双金属镶嵌结构(124)形成BEOL布线，和在第一介电层(110)内在第二电路(104)上方使用单金属镶嵌通孔结构(126)形成BEOL布线。然后，同时在第二介电层(150)内在第一电路(102)上方使用双金属镶嵌结构(220)形成BEOL布线，和在第二介电层(150)内在第二电路(104)上方使用单金属镶嵌线布线结构(160)形成BEOL布线。所述单金属镶嵌通孔结构具有双金属镶嵌结构的通孔部的大约两倍的宽度并且所述单金属镶嵌线布线结构具有双金属镶嵌结构的线布线部大约两倍的宽度。此外还公开了对于不同电路具有不同的BEOL宽度的半导体产品。
搜索关键词：	半导体产品局部全局布线形成
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种对于在同一晶片上的不同电路形成不同的线后端(BEOL)布线的方法，所述方法包括的步骤是：提供一结构，包括第一电路(102)和第二电路(104)以及至少两条在其上的金属布线层；在第一BEOL介电层(110)内在第一电路(102)上方形成具有通孔开口宽度的第一双金属镶嵌结构(124)，同时在第二电路(104)上方形成具有所述通孔开口宽度的大约两倍宽度的单金属镶嵌通孔结构(126)；在所述第一双金属镶嵌结构(124)和单金属镶嵌通孔结构(126)内形成金属；沉积包括帽层的第二BEOL介电层(150)；在所述第二BEOL介电层(150)内，形成与第一双金属镶嵌结构(124)的金属接触并且在第一电路(102)上方的具有线布线开口宽度的第二双金属镶嵌结构(220)，同时形成与所述单金属镶嵌通孔结构(126)的金属接触并且在第二电路(104)上方的单金属镶嵌线布线结构(160)，所述单金属镶嵌线布线结构(160)具有所述第一线布线开口宽度大约两倍的宽度；并且在所述第二双金属镶嵌结构(220)和单金属镶嵌线布线结构(160)内形成金属。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/200680016656.6/，转载请声明来源钻瓜专利网。

上一篇：鞋用透气防水外层鞋底
下一篇：一种润肺止咳祛痰定喘药物及其制备方法

同类专利

芯片热点中的堆叠通孔铆钉-202180084463.9
发明人： D·奇丹巴拉奥;D·沃尔珀特;荻野淳;M·T·古佐夫斯基;S·P·奥斯特兰德;T·辛哈;M·S·格雷 -专利权人：国际商业机器公司
申请日： 2021-11-02 - 公布日： 2023-08-15 - 主分类号： H01L21/4763
摘要：描述了一种包括多个电介质区域的结构。该结构可包括铆钉单元。铆钉单元可以包括一组堆叠通孔。铆钉单元可以延伸穿过结构的应力热点。铆钉单元的长度可以穿过多个电介质区域中的至少一个电介质区域。铆钉单元可以在插入应力热点中的多个铆钉单元之中。应力热点可以在跨越结构的多个应力热点之间。铆钉单元的长度可以基于铆钉单元的长度与结构的能量释放速率之间的关系的模型。铆钉单元可以穿过具有不同电介质常数的第一电介质区域和第二电介质区域之间的界面。

一种ZnO薄膜的干法刻蚀方法-202011070446.3
发明人：高钰麒;咸冯林;徐林华;匡文剑;郑改革;曹兆楼;李金花;杨明珠;裴世鑫 -专利权人：南京信息工程大学
申请日： 2020-10-09 - 公布日： 2021-01-05 - 主分类号： H01L21/4763
摘要：一种ZnO薄膜的干法刻蚀方法，包括如下步骤：对ZnO薄膜进行清洗，吹干后待用；在ZnO薄膜表面旋涂一层光刻胶；通过掩模紫外曝光和丙酮清洗获得所需图案；对ICP刻蚀的刻蚀腔进行抽真空；向刻蚀腔内通入甲烷、氢气和氩气，气体流量分别为3 sccm、8 sccm和5sccm，调节真空腔压强为0.13Pa；对刻蚀腔进行预刻蚀；在刻蚀腔内载入ZnO薄膜，调节刻蚀温度为20摄氏度，射频功率设置为200 W，ICP功率设置为500W或1000W，进行刻蚀，完成后取出样品，使用丙酮超声清洗去除光刻胶，获得最终样品。本发明方法能够形成表面光滑，刻蚀界面清晰的ZnO刻蚀界面。

一种巨磁光效应的钇铁石榴石/铋异质薄膜的制备方法-201710312918.3
发明人：金立川;洪彩云;张怀武;杨青慧;钟智勇;饶毅恒;李颉;廖宇龙 -专利权人：电子科技大学
申请日： 2017-05-05 - 公布日： 2020-07-28 - 主分类号： H01L21/4763
摘要：本发明公开了一种巨磁光效应的钇铁石榴石/铋异质薄膜及其制备方法，该方法，包括采用液相外延在[111]晶向的钆镓石榴石(GGG)上生长的高质量单晶钇铁石榴石(YIG)作为基片，以及所述的YIG基片上利用分子束外延(MBE)技术生长很薄的一层铋得到钇铁石榴石/铋异质薄膜。该方法简单可行的，所制得的钇铁石榴石/铋异质薄膜相对于无铋薄膜的钇铁石榴石(YIG)的磁光克尔转角显著增大；本发明相比在YIG中铋的置换掺杂，制备工艺简单，为异质结型磁光材料的制备与研究提供了一种新的方法，在光通信、磁光存储等众多领域有广泛的应用。

一种柔性金属衬底及其制备方法和应用-201810087594.2
发明人：霍文星;梅增霞;梁会力;张永晖;崔书娟;隋妍心;杜小龙 -专利权人：中国科学院物理研究所
申请日： 2018-01-30 - 公布日： 2018-08-07 - 主分类号： H01L21/4763
摘要：本发明提供一种用于制作柔性薄膜晶体管或柔性薄膜二极管的柔性金属衬底及其制备方法和应用，该柔性金属衬底附着在母体上，通过原子力显微镜在10×10μm的扫描范围下观察时，所述柔性金属衬底的均方根粗糙度<10nm。本发明采用金属作为衬底制备柔性薄膜晶体管或薄膜二极管，有效地解决了现有的有机柔性衬底不能承受高温处理的问题。结合高温热退火工艺，薄膜晶体管和二极管的电学性能和稳定性可以大幅提高。金属衬底的高热导率还可以将晶体管和二极管工作时散发的热量及时地传导出去，消除了热效应对器件的影响，进一步提高了其性能和稳定性。

用于半导体装置的抗氧化势垒金属处理工艺-201680065355.6
发明人：杰弗里·A·韦斯特;K·R·乌达亚库马兰;E·H·瓦宁霍夫;A·G·梅里亚姆;R·A·福斯特 -专利权人：德州仪器公司
申请日： 2016-12-19 - 公布日： 2018-07-31 - 主分类号： H01L21/4763
摘要：在所描述实例中，一种集成电路包含：底层金属几何结构(102)；介电层(104)，其在所述底层金属几何结构(102)上；触点开口，其贯穿所述介电层(104)；上覆金属几何结构(110)，其中所述上覆金属几何结构(110)的一部分填充所述触点开口的一部分；以及抗氧化势垒层(320)，其安置在所述底层金属几何结构(102)与上覆金属几何结构(110)之间。所述抗氧化势垒层(320)由氮含量为至少20原子％且厚度至少5nm的TaN或TiN形成。

用于减小垂直裂纹传播的结构与方法-201280045981.0
发明人： E·C·库尼;杰弗里·P·甘比诺;何忠祥;刘小虎;托马斯·L·麦克德维特;G·L·米洛;威廉·J·墨菲 -专利权人：国际商业机器公司
申请日： 2012-09-11 - 公布日： 2016-11-02 - 主分类号： H01L21/4763
摘要：本申请涉及用于减小垂直裂纹传播的结构与方法。一种设备包括绝缘体和在绝缘体上的各层。这些层中每一层都包括第一金属导体和位于所述第一金属导体附近的第二金属导体。第一金属导体包括第一垂直堆叠结构，以及第二金属导体包括第二垂直堆叠结构。至少一个空气间隙位于第一垂直堆叠的结构和第二垂直堆叠的结构之间。所述间隙可包括金属填充物。

具有改进跨接的耦合栅的分栅型非易失性浮栅存储单元阵列-201280056721.3
发明人： P·加扎维;H·V·特兰;S-L·王;N·杜;H·A·奥马尼 -专利权人：硅存储技术公司
申请日： 2012-10-22 - 公布日： 2015-02-04 - 主分类号： H01L21/4763
摘要：一种非易失性存储单元阵列具有第一导电类型的半导体衬底，该半导体衬底具有顶表面。多个隔开的第二导电类型的第一区域在所述衬底中沿所述顶表面。每个第一区域在行方向上延伸。多个隔开的第二导电类型的第二区域在所述衬底中沿所述顶表面。每个第二区域与相关联的第一区域在垂直于行方向的列方向上相隔开。沟道区域被限定在列方向上在每个第二区域和其相关联的第一区域之间。每个沟道区域具有第一部分和第二部分。多个隔开的字线栅在行方向上延伸。每个字线栅设置于沟道区域的第一部分上方并与其绝缘，其中沟道区域的每个第一部分直接邻近于第二区域。多个隔开的浮栅设置在沟道区域的第二部分上方并与其绝缘。多个隔开的耦合栅在行方向上延伸，其中每个耦合栅在多个浮栅上方延伸并与所述多个浮栅绝缘。多个隔开的金属跨接线在行方向上延伸，其中每个金属跨接线与耦合栅相关联并覆盖所述耦合栅。第一金属跨接线在第一行中被电连接到在多个第一位置中的相关联的下方耦合栅。第二金属跨接线在直接邻近所述第一行的行中被电连接到在多个第二位置中的相关联的下方耦合栅。第一位置和所述第二位置不在同一列中。多个隔开的擦除栅在行方向上延伸，其中每个擦除栅设置于第一区域上方并与其绝缘，并且与浮栅和耦合栅邻近并绝缘。

非导体基材镀敷的改良方法-201080062268.8
发明人：罗伯特·汉密尔顿;欧内斯特·朗;安德鲁·M·克罗尔 -专利权人：麦克德米德尖端有限公司
申请日： 2010-11-10 - 公布日： 2012-10-03 - 主分类号： H01L21/4763
摘要：本发明描述了一种处理能够被激光活化的热塑性基材的方法，该热塑性基材中分散有金属化合物。该基材与一种含水组合物接触，该含水组合物包含：(i)硫醇官能有机化合物；(ii)乙氧基化醇表面活性剂；和(iii)黄原胶。通过使用该处理组合物，当该基材此后被激光活化并以无电镀敷方法镀敷时，可本质上消除基材上无关的镀敷。

具有整体式铜电极的夹层式压电设备-200880130046.8
发明人： D·A·韦斯顿 -专利权人：米其林研究和技术股份有限公司;米其林技术公司
申请日： 2008-06-26 - 公布日： 2011-05-25 - 主分类号： H01L21/4763
摘要：本申请公开了用于使得压电设备中的裂缝最小化并对其进行补偿的装置和整套方法，从而维持设备的长期的功能性。裂缝的补偿是通过以下方式实现的：在压电设备的整个表面上施加整体式导电电极，并且使得电极延伸超过压电设备的边界。通过这种方式，甚至在出现裂缝的情况下也可以维持电连接。通过施加厚度可变的绝缘支撑材料，通过使得压电设备的局部弯矩最小化，压电设备的裂缝得到限制。

形成与半导体器件的背侧端子顶侧接触的结构和方法-200880118724.9
发明人：约翰·T·安德鲁斯;哈姆扎·耶尔马兹;布鲁斯·马钱特;何宜修 -专利权人：飞兆半导体公司
申请日： 2008-09-25 - 公布日： 2010-11-10 - 主分类号： H01L21/4763
摘要：本发明提供了一种垂直导电半导体器件，包括具有顶侧表面和背侧表面的半导体基板。该半导体基板用作垂直导电器件的端子，用于在操作过程中对垂直导电器件加偏压。外延层在半导体基板的顶侧表面上延伸，但是在到达半导体基板的边缘之前终止，以便沿着半导体基板的外围形成凹入区域。互连层延伸到凹入区域中，但是在到达半导体基板的边缘之前终止。互连层电接触凹入区域中的半导体基板的顶侧表面，从而为半导体基板提供顶侧接触。

不触及金属层的接触熔断器-200680027301.7
发明人： R·L·皮茨;B·谢菲尔德;R·格瑞斯莫;J·麦克弗森 -专利权人：德克萨斯仪器股份有限公司
申请日： 2006-07-31 - 公布日： 2010-07-21 - 主分类号： H01L21/4763
摘要：本发明提出了一种半导体器件熔断器(100)，其包括金属层(105)和将金属层和熔断器层(115)电耦合起来的第一半导体层(110)，其中所述熔断器层与所述金属层隔离开。半导体器件熔断器进一步包括与熔断器层形成烧断接合界面(125)的第二熔断器层(120)。烧断接合界面被配置成当预定义功率通过第二半导体层传输到熔断器层时形成断路。

多层互连的波纹界面-200880102570.4
发明人：劳伦斯·A·克莱文格;蒂莫西·J·达尔顿;埃尔伯特·E·黄;萨姆帕斯·普鲁肖萨曼;卡尔·J·拉登斯 -专利权人：国际商业机器公司
申请日： 2008-08-07 - 公布日： 2010-07-14 - 主分类号： H01L21/4763
摘要：电介质复合结构包括在互连堆叠中拥有纳米级波纹界面的界面，该电介质复合结构提供粘合强度和界面断裂韧性的提高。还描述了进而包括波纹附着力促进剂层(114)从而进一步增加固有界面附着的复合结构。还描述了使用自组装聚合物系统和图案转移工艺形成允许这些结构的纳米级波纹界面的方法。

具有直通芯片连接的前端处理晶片-200780047912.2
发明人：约翰·特雷扎 -专利权人：丘费尔资产股份有限公司
申请日： 2007-12-28 - 公布日： 2010-03-03 - 主分类号： H01L21/4763
摘要：一种方法，包括在装置支承半导体晶片中形成过孔，使装置支承半导体晶片中的至少一些过孔导电，以及对装置支承半导体晶片进行后端处理，以便在导电过孔和金属化层之间建立电连接。一种替换的方法，包括在装置支承半导体晶片中形成过孔，使装置支承半导体晶片中的至少一些过孔导电，以及处理装置支承半导体晶片，以便在导电过孔和传导半导体层之间建立电连接。

在选定材料中形成开口的方法-200880003584.0
发明人：斯图尔特·罗斯·韦纳姆;艾莉森·列农;罗兰·尤达迪布拉塔·乌塔马;艾尼塔·荣·易·霍-贝利 -专利权人：新南创新私人有限公司
申请日： 2008-01-10 - 公布日： 2010-01-27 - 主分类号： H01L21/4763
摘要：本发明提供一种用于在选定材料的层中形成开口的方法。所述方法包括：在所述选定材料上形成聚合物抗蚀剂层；以及增塑其中要形成开口的所述抗蚀剂的区域。所述增塑通过将第一溶液沉积到所述聚合物抗蚀剂层的表面上而进行，其中所述第一溶液是被选择用于在已经吸收所述第一溶液的区域中增加所述聚合物抗蚀剂层对第二溶液的渗透性的增塑剂，并且所述第二溶液被选择为用于所述选定材料的蚀刻剂或溶剂。在选择性增塑所述抗蚀剂层之后，使其与所述第二溶液接触，所述第二溶液渗透在渗透性增加的区域中的所述聚合物抗蚀剂层，并且在所述选定材料中形成开口。

降低BEoL互连结构中的总介电常数的工艺集成方案-200780051761.8
发明人：尼古拉斯·布莱特;大卫·赫姆克;弗里茨·雷德克;耶兹迪·多尔迪 -专利权人：朗姆研究公司
申请日： 2007-12-12 - 公布日： 2009-12-30 - 主分类号： H01L21/4763
摘要：本发明提供了后端线程(BEoL)互连结构及其制造方法。该结构的特征在于较窄的导电线和减小的总介电常数值。使用共形扩散阻挡层和选择性地形成的覆盖层来将互连结构中的导电线和过孔与周围的介电层隔离。本发明的方法采用缩窄光刻胶掩模中的开口的技术来形成较窄的过孔。更窄的开口增加过孔与导电线之间所能容许的不对准量。

用于高机械可靠性用途的晶片级互连-200780040017.8
发明人： A·科提斯;G·F·博格斯;M·约翰逊;T·特塞尔;Y·羽 -专利权人：倒装芯片国际有限责任公司
申请日： 2007-10-05 - 公布日： 2009-11-25 - 主分类号： H01L21/4763
摘要：本文描述的结构包括位于两个间隔开的电接触部之间的互连。该互连包含基本由镍(Ni)、锡(Sn)、银(Ag)和铜(Cu)组成的无铅(Pb)焊料合金。当位于两个接触部之间时，镍(Ni)含量足以在凸点下金属层中产生平滑界面IMC层。本文描述结构的实施方案是一种器件，其包含：衬底，位于衬底上的凸点下金属层(UBM)，位于凸点下金属层(UBM)上的主体焊料体，通过主体焊料体连接到凸点下金属层(UBM)的晶片部件。主体焊料体包含镍(Ni)、锡(Sn)、银(Ag)和铜(Cu)。镍(Ni)在0.01-0.20重量％(wt％)的范围内。

三维IC方法和器件-200680032364.1
发明人： P·M·恩奎斯特;小盖厄斯·G·方丹;童勤义 -专利权人：齐普特洛尼克斯公司
申请日： 2006-08-07 - 公布日： 2009-10-14 - 主分类号： H01L21/4763
摘要：本发明提供一种三维地集成元件诸如被分切管芯或晶片的方法以及具有连接元件诸如被分切管芯或晶片的集成结构。管芯和晶片之一或全部可以具有形成于其中的半导体器件。具有第一接触结构的第一元件被键合到具有第二接触结构的第二元件。第一和第二接触结构可以在键合时被暴露并由于键合的结果被电互连。通孔可以在键合之后被蚀刻和填充以暴露和形成电互连以电互连第一和第二接触结构并提供从表面到该互连的电通路。替代地，第一和/或第二接触结构在键合时不被暴露，而通孔在键合后被蚀刻和填充以将第一和第二接触结构电连接，并对表面提供对互连了的第一和第二接触结构的电通路。并且，器件可以被形成于第一衬底中，该器件被放置于第一衬底的器件区中并具有第一接触结构。通孔可以在键合之前被蚀刻、或蚀刻并填充，其穿过器件区并进入到第一衬底中，并且第一衬底可以在键合之后被减薄以暴露出通孔或被填充的通孔。

背面到正面的通道工艺-200680029335.X
发明人：约翰·特雷扎 -专利权人：确比威华有限公司
申请日： 2006-06-14 - 公布日： 2009-10-07 - 主分类号： H01L21/4763
摘要：一种在包含邻接衬底的掺杂半导体材料的半导体芯片上所执行的方法，该方法包含：创建至少穿透部分衬底的第一通道，所述通道朝向所述掺杂半导体材料，从所述衬底的外侧延伸到所述衬底中，所述第一通道具有壁表面和底部；将第一导电材料引入所述第一通道中，从而创建导电通路；创建与所述第一通道对齐的第二通道，所述通道从所述半导体芯片的掺杂部分的外表面延伸到所述底部；以及将第二导电材料引入到所述第二通道中，从而创建导电通路。

用于低k或者超低k级间电介质图案转移的结构和方法-200780015761.2
发明人： J·J·布克奇戈内诺;G·W·吉布森;M·B·罗思韦尔;R·R·于 -专利权人：国际商业机器公司
申请日： 2007-05-03 - 公布日： 2009-10-07 - 主分类号： H01L21/4763
摘要：本发明涉及用于在低k或者超低k(即具有范围从约1.5到约3.5的介电常数)级间电介质(ILD)材料中形成互连图案的改进方法和结构。具体而言，起初使用减少的光刻关键尺度(CD)(即与目标CD相比)来形成厚度增加的图案化的抗蚀剂层，这又允许将包括下方氮化物掩模层和上方氧化物掩模层的简单硬掩模叠层用于后续的图案转移。接着通过使用含氧化学物的第一反应离子蚀刻(RIE)工艺来图案化该硬掩模叠层以形成具有与目标CD基本上相同的恢复CD的硬掩模开口。然后通过使用含氮化学物的第二RIE工艺来图案化ILD材料以形成具有目标CD的互连图案。

用于选择性材料沉积的工件表面改性的方法与设备-200780040182.3
发明人： V·瓦西列夫 -专利权人： IPGRIP公司
申请日： 2007-08-21 - 公布日： 2009-09-09 - 主分类号： H01L21/4763
摘要：提供用于工件(100)的表面选择性改性的方法和设备。在一些实施例中，使用工件表面影响装置(120)，其优先地接触工件(100)的顶表面(130)，顶表面(130)的化学改性可以在工件(100)的期望场区域(130)上实现，而不影响场区域(130)内的腔或凹进(132)的表面。工件表面影响装置包括与形成工件(100)表面(130)的材料起化学反应的物质(140)。化学活性材料(140)可以是薄膜或涂层的形式，其接触工件(100)的表面(130)，从而化学地改性该表面。在一些实施例中，工件表面影响装置可以是固态涂抹器的形式，如辊或半透膜。

在结构的电化学制造期间保持层的平行度和/或实现所期望层厚度的方法和装置-200910118608.3
发明人： A·H·库马尔;A·L·科恩;M·S·洛卡德 -专利权人：微制造公司
申请日： 2005-01-03 - 公布日： 2009-08-26 - 主分类号： H01L21/4763
摘要：本发明的一些实施例提供了用于电化学制造多层结构(98)(例如中尺寸或微尺寸结构)的工艺和装置，对于在电化学制造工艺期间平坦化的材料(如层)具有改进的终点检测和平行度保持。一些方法包括在平坦化期间使用固定设备，其确保了材料的平坦化平面在给定的容差之内平行于其它层。一些方法包括使用终点检测固定设备(292、294、296、298)，其确保了沉积材料相对于衬底(82)的初始表面、相对于第一沉积的层或相对于在制造工艺期间形成的其它层的精确高度。在一些实施例中，可通过精研进行平坦化，而其它实施例可使用金刚石飞刀切削机器(408)。

在FET器件中形成具有低缺陷密度的镍硅化物的方法和装置-200680036702.9
发明人： K·K·H·旺格;R·J·珀特尔 -专利权人：国际商业机器公司
申请日： 2006-06-20 - 公布日： 2009-08-19 - 主分类号： H01L21/4763
摘要：提供了一种方法和装置，其中定向和非方向金属(例如Ni)沉积步骤在同一工艺腔室中执行。形成第一等离子体用于从靶移除材料；在连接到RF发生器的环形电极(例如Ni环)内部中形成第二等离子体用于提高材料的离子密度。在没有第二等离子体和衬底的电偏置的条件下，材料非定向地沉积在衬底上，而当存在第二等离子体并且衬底被电偏置时，材料定向地沉积在衬底上。从沉积的金属形成的镍硅化物比从单纯定向工艺中沉积的金属形成的NiSi具有更低的栅多晶硅薄膜电阻并且可以具有更低的管道缺陷密度，并且比从单纯非定向工艺中沉积的金属形成的NiSi具有更低的源/漏接触电阻。

形成含碳外延硅层的方法-200780028487.2
发明人： Y·金;Z·叶;A·佐嘉吉 -专利权人：应用材料股份有限公司
申请日： 2007-07-31 - 公布日： 2009-07-29 - 主分类号： H01L21/4763
摘要：于第一方面中，提供一种在基材上形成外延层堆栈的方法。此方法包含：(1)选择该外延层堆栈的一标的碳浓度；(2)在该基材上形成一含碳硅层，并依据所选择的该标的碳浓度，选择该含碳硅层所具有的一初始碳浓度、一厚度以及一沉积时间中的至少一者；以及(3)在蚀刻前，在该含碳硅层上形成一非含碳硅层。亦提供多种其它方面。

全硅化栅电极及其制造方法-200780028603.0
发明人：威廉·K·亨森;克恩·里姆 -专利权人：国际商业机器公司
申请日： 2007-05-10 - 公布日： 2009-07-29 - 主分类号： H01L21/4763
摘要：本发明涉及一种在一个或更多个器件区中通过完全硅化(FUSI)栅电极而选择性地制造金属栅电极的方法。FUSI的选择性形成使得金属栅极可以在与常规n+和p+掺杂的多晶硅电极不同的功函数相容的器件上制造。各器件区包括至少一个场效应晶体管(FET)器件，其或者包括多晶硅栅电极或者全硅化(FUSI)栅电极。包括硅层和含锗层的栅电极与选择性的去除含锗层的工艺结合使用。在具有与FUSI功函数不相容的阈值电压的器件上，含锗层不被去除。与FUSI功函数相容的器件具有在结硅化步骤之前被去除的含锗层。剩余的栅电极的薄硅层在与所述结硅化相同的步骤中变成完全硅化。

用于钻孔质量管理和分析的工艺和系统-200780025881.0
发明人：松本久;马克·辛格;利奥·鲍德温;杰弗里·豪尔顿;戴维·V·奇尔德斯 -专利权人： ESI电子科技工业公司
申请日： 2007-07-10 - 公布日： 2009-07-22 - 主分类号： H01L21/4763
摘要：一种用于在具有呈变化几何形状的多个定位焊盘的电路衬底的至少一个层中激光形成盲孔的工艺可包含：对于待形成于电路衬底的至少一个层中的至少一个盲孔，相对于待形成于钻凿位置处的盲孔几何形状值(例如，面积和/或体积)来估算在距所述钻凿位置预定距离内的定位焊盘几何形状值(例如，面积和/或体积)。所述工艺可包含基于所述估算而设置至少一个激光操作参数，以便在盲孔形成之后获得所需的定位焊盘外观。所述工艺可包含：对在电路衬底的至少一个层中被界定为距盲孔钻凿位置预定距离内的区域的定位焊盘区域进行成像；量化所述经成像的定位焊盘区域的至少一个外观值；以及基于所述经量化的外观值而确定所述经成像的定位焊盘区域的可接受性。

互连结构及其制造方法-200780026852.6
发明人： T·E·斯坦达尔特;P·M·戴维斯;约翰·A·费兹西蒙斯;斯蒂芬·E·格里科;泽-曼·考;N·E·勒斯蒂格;李·M·尼科尔森;苏加萨·桑卡兰 -专利权人：国际商业机器公司
申请日： 2007-05-18 - 公布日： 2009-07-22 - 主分类号： H01L21/4763
摘要：一种在层间介电(ILD)材料中形成互连结构的方法，该方法包括步骤：在ILD材料中建立一个或多个通孔开口；形成覆盖一个或多个通孔开口中的至少一个的第一内衬；在由第一内衬覆盖的一个或多个通孔开口中的至少一个的顶上建立一个或多个沟槽开口；以及形成覆盖一个或多个沟槽开口中的至少一个和至少部分第一内衬的第二内衬。还提供了一种通过该方法形成的互连结构。

在双镶嵌中集成多孔密封衬垫的方法和器件-200680043484.1
发明人： E·R·恩布雷希特;S·S·帕帕罗;S·K·阿杰梅拉;S·格鲁诺 -专利权人：德克萨斯仪器股份有限公司
申请日： 2006-11-22 - 公布日： 2009-05-27 - 主分类号： H01L21/4763
摘要：一种使用具有多孔密封衬垫的镶嵌层的器件，并且该器件包含半导体基体。在半导体基体上面形成包括金属互连(302)的金属互连层。在金属互连层上面形成介电层(308)。在介电层中形成导电沟槽特征部分(316)和导电通孔特征部分(314)。只沿导电通孔特征部分的侧壁和沿导电沟槽特征部分的侧壁及底面形成多孔密封衬垫(318)。沿着导电通孔特征部分的底面几乎不存在多孔密封衬垫。

互连结构及其制造方法-200680012049.2
发明人：杨智超;L·A·克莱文格;A·P·考利;T·J·达尔顿;M·H·允 -专利权人：国际商业机器公司
申请日： 2006-04-07 - 公布日： 2009-03-18 - 主分类号： H01L21/4763
摘要：一种镶嵌布线及形成所述布线的方法。所述方法包括：在介质层的顶表面上形成掩模层；在所述掩模层中形成开口；在所述介质层未被所述掩模层保护处的所述介质层中形成沟槽；凹入在所述掩模层之下的所述沟槽的侧壁；在所述沟槽和所述硬掩模层的所有暴露的表面上形成保形导电衬里；使用芯导体填充所述沟槽；去除在所述介质层的所述顶表面之上延伸的所述导电衬里的部分并去除所述掩模层；以及在所述芯导体的顶表面上形成导电帽。所述结构包括导电衬里中的芯导体覆层和与未被所述导电衬里所覆盖的所述芯导体的顶表面接触的导电盖帽层。

用于金属集成的新颖结构和方法-200780006677.4
发明人：杨智超;T·A·斯普纳;O·范德斯特拉滕 -专利权人：国际商业机器公司
申请日： 2007-03-01 - 公布日： 2009-03-18 - 主分类号： H01L21/4763
摘要：提供了一种互连结构及其制造方法，所述互连结构包括在过孔开口中的一个的底部处的刨削特征。根据本发明，形成所述互连结构的方法既不会损坏在上覆的线路开口中的淀积的扩散阻挡层的覆盖，也不会将Ar溅射引起的损伤引入到包括过孔和线路开口的介质材料中。根据本发明，这样的互连结构只在所述过孔开口内而不在所述上覆的线路开口中包含扩散阻挡层。该特征增强了所述过孔开口区域周围的机械强度和扩散特性而不会减小在所述线路开口内部的导体的体积分数。根据本发明，通过在形成所述线路开口和在所述线路开口中淀积扩散阻挡层之前在所述过孔开口底部提供刨削特征，来获得这样的互连结构。

通过热电材料的表面改性实现穿过热电装置的界面电阻的最小化-200580052065.X
发明人： R·R·维利根;M·雅沃罗夫斯基 -专利权人：开利公司
申请日： 2005-09-19 - 公布日： 2008-11-19 - 主分类号： H01L21/4763
摘要：一种涂层结构(106，206，306)，其使穿过金属(104，204，304)和半导体的界面(100，200，300)的界面电阻最小化，包括介于金属(104，204，304)和半导体之间的至少两层(108，110，112，208，210，212，306)。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体产品的局部和全局布线的形成有效

专利文献下载