“詹森博”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其形成方法-CN202310415912.4在审
发明人：沈文维;黄松辉;侯上勇;詹森博;黄思博;黄冠育 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-18 - 公布日： 2023-09-12 - 主分类号： H01L23/31 文献下载
摘要：一种半导体器件，包括：衬底；多个管芯，附接至衬底的第一侧；模制材料，位于所述多个管芯周围的衬底的第一侧上；第一重分布结构，位于衬底的与第一侧相对的第二侧上，第一重分布结构包括介电层和位于介电层中的导电部件，导电部件包括导电线、通孔以及与导电线和通孔隔离的伪金属图案；以及导电连接器，附接至第一重分布结构的背向衬底的第一表面。本申请的实施例还涉及形成半导体器件的方法。
半导体器件及其形成方法

[发明专利]半导体结构、形成其的方法及用于半导体的装置-CN201811440519.6有效
发明人：胡致嘉;陈宪伟;陈明发;詹森博;郭峻江 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-29 - 公布日： 2022-05-10 - 主分类号： H01L25/065 文献下载
摘要：本发明实施例公开一种半导体结构，包括第一管芯及第二管芯。所述第一管芯包括其中设置有第一多个结合垫的第一氧化物结合层及设置在所述第一氧化物结合层中的第一密封环。所述第一氧化物结合层在所述第一密封环之上延伸。所述第二管芯包括其中设置有第二多个结合垫的第二氧化物结合层。所述第一多个结合垫结合到所述第二多个结合垫。所述第一氧化物结合层结合到所述第二氧化物结合层。夹置在所述第一密封环与所述第二氧化物结合层之间的区域不含结合垫。
半导体结构形成方法用于装置

[发明专利]集成电路的布局设计制造方法-CN202010965192.5在审
发明人：胡致嘉;陈明发;詹森博;江孟纬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-15 - 公布日： 2021-09-10 - 主分类号： H01L27/02 文献下载
摘要：一种集成电路的布局设计制造方法包括产生集成电路布局设计及基于集成电路布局设计制造集成电路。产生集成电路布局设计包括：产生第一浅沟槽隔离区的图案及位于第一浅沟槽隔离区内的衬底穿孔区的图案；产生环绕第一浅沟槽隔离区的第二浅沟槽隔离区的图案，第二浅沟槽隔离区包括第一布局区及第二布局区，第二布局区通过第一布局区与第一浅沟槽隔离区分离，在第一布局区内界定一组虚设装置的第一有源区且在第二布局区内界定一组有源装置的第二有源区；以及在第一布局区中产生一组虚设装置的第一栅极的图案，第一有源区中的每一者在第一方向上具有实质上相同的尺寸。
集成电路布局设计制造方法

[发明专利]半导体封装及其制造方法-CN202010026095.X在审
发明人：陈宪伟;陈明发;詹森博;胡致嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-01-10 - 公布日： 2021-04-20 - 主分类号： H01L23/522 文献下载
摘要：一种半导体封装包括第一管芯及第二管芯。第一管芯包括电感器的第一螺旋段及第一结合金属。第一结合金属连接到第一螺旋段。第二管芯结合到第一管芯。第二管芯包括电感器的第二螺旋段及第二结合金属。第二结合金属连接到第二螺旋段。电感器从第一管芯延伸到第二管芯。
半导体封装及其制造方法

[发明专利]封装结构和其制造方法-CN202011011486.0在审
发明人：陈明发;陈宪伟;陈洁;詹森博;叶松峯 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-23 - 公布日： 2021-03-30 - 主分类号： H01L23/544 文献下载
摘要：提供一种封装结构，包含由包封体横向地包封的至少一个管芯、接合膜以及内连线结构。接合膜位于包封体的第一侧上，且接合膜包含第一对准标记结构。封装结构进一步包含位于接合膜上的半导体材料块。内连线结构位于包封体的与第一侧相对的第二侧上，且内连线结构包含第二对准标记结构。第一对准标记结构的位置与第二对准标记结构的位置竖直地对准。
封装结构制造方法

[发明专利]半导体器件及其制造方法-CN202010974947.8在审
发明人：张丰愿;诺·穆罕默德·艾杜维蒂尔;黄博祥;詹森博;陈明发;刘钦洲;郑仪侃 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-16 - 公布日： 2021-03-19 - 主分类号： H01L23/498 文献下载
摘要：本发明的实施例提供了一种半导体器件以及制造方法，其中，金属化层位于衬底上方，电源网格线位于金属化层内。信号焊盘位于金属化层内，并且信号焊盘由电源网格线围绕。信号外部连接件电连接至信号焊盘。本发明的实施例另一方面提供一种制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]封装-CN202010864110.8在审
发明人：陈宪伟;陈洁;陈明发;詹森博 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-08-25 - 公布日： 2021-03-05 - 主分类号： H01L25/16 文献下载
摘要：一种封装具有第一区及第二区。封装包括第一管芯、第二管芯、包封体及电感器。第二管芯堆叠在第一管芯上且接合到第一管芯。包封体位于第二管芯旁。包封体的至少一部分位于第二区中。电感器位于第二区中。第一区中的金属密度大于第二区中的金属密度。
封装

[发明专利]半导体结构及其制造方法-CN202010047731.7在审
发明人：胡致嘉;陈宪伟;陈明发;詹森博 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-01-16 - 公布日： 2021-02-26 - 主分类号： H01L23/522 文献下载
摘要：提供一种半导体结构及其制造方法。半导体结构包括半导体衬底、多个内连层、第一连接件及第二连接件。半导体衬底在所述半导体衬底中包括多个半导体器件。内连层设置在半导体衬底之上且电耦合到半导体器件。第一连接件设置在所述多个内连层之上且延伸到与所述多个内连层的第一层级接触。第二连接件设置在所述多个内连层之上且与第一连接件实质上齐平。第二连接件比第一连接件延伸得更远，以与位于所述多个内连层的第一层级与半导体衬底之间的所述多个内连层的第二层级接触，第一连接件宽于第二连接件。
半导体结构及其制造方法

[发明专利]通孔结构-CN201910639859.X在审
发明人：张丰愿;刘钦洲;钱清河;叶政宏;黄博祥;詹森博;郑仪侃;水修铨 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-16 - 公布日： 2020-02-14 - 主分类号： H01L23/48 文献下载
摘要：三维集成电路(IC)封装的通孔结构的结构及方法。通孔结构包括：中间部分，延伸穿过平面结构；以及第一端及第二端，各自连接到中间部分且位于平面结构的不同侧上。第一端及第二端中的一者或多者包括多个通孔及准金属层中的一者或多者。
平面结构通孔结构三维集成电路延伸穿过第一端准金属通孔封装

[发明专利]制造半导体装置的方法-CN201811440668.2在审
发明人：胡致嘉;陈宪伟;陈明发;詹森博 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-29 - 公布日： 2019-07-16 - 主分类号： H01L21/60 文献下载
摘要：一种包括测试垫接触件的半导体装置及一种制造所述半导体装置的方法。在实施例中，半导体装置可包括以单一顶部金属层形式设置在衬底之上的第一金属特征及第二金属特征。可在第一金属特征之上形成测试垫且可将测试垫电连接到第一金属特征。可在第二金属特征及测试垫之上形成第一钝化层且第一钝化层可覆盖测试垫的顶表面及侧表面。可形成穿透第一钝化层并接触测试垫的第一通孔，且可形成穿透第一钝化层并接触第二金属特征的第二通孔。
金属特征半导体装置测试垫钝化层通孔穿透顶部金属层覆盖测试接触测试侧表面电连接顶表面接触件衬底制造

[发明专利]半导体装置-CN201811333824.5在审
发明人：胡致嘉;陈明发;詹森博;叶松峯;袁景滨 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-09 - 公布日： 2019-06-07 - 主分类号： H01L25/065 文献下载
摘要：提供一种半导体装置。半导体装置包括彼此接合的第一管芯及第二管芯。第一管芯包括位于衬底之上的第一钝化层以及位于第一钝化层中的第一接合垫。第二管芯包括第二钝化层及位于第二钝化层中的第二接合垫，所述第二钝化层可接合到第一钝化层，所述第二接合垫可接合到第一接合垫。第二接合垫包括内接合垫及外接合垫。外接合垫的直径可大于内接合垫的直径以及第一接合垫的直径。
接合垫钝化层半导体装置接合第二管管芯彼此接合衬底

[发明专利]连接通孔至器件-CN201210587635.7有效
发明人：陈明发;王宇洋;詹森博 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-12-28 - 公布日： 2017-08-15 - 主分类号： H01L23/538 文献下载
摘要：连接通孔至器件。本发明提供了用于连接通孔和由应变硅材料形成的晶体管端子的方法和器件。端子可以是NMOS或PMOS晶体管的源极或漏极，其形成在衬底内。衬底上方的第一层间介电(ILD)层内的第一接触件形成在端子上方并且与端子连接。通孔延伸穿过第一ILD层至衬底中。第二接触件形成在位于第二ILD层和接触蚀刻终止层(CESL)内的第一接触件和通孔上方并且与第一接触件和通孔连接。第二ILD层位于CESL上方，而CESL位于第一ILD层上方，第一ILD层、第二ILD层和CESL全都位于晶体管的第一金属间介电(IMD)层和第一金属层之下。
接通器件

[发明专利]衬底通孔及其形成方法-CN201210558295.5有效
发明人：陈明发;王宇洋;詹森博 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-12-13 - 公布日： 2013-10-30 - 主分类号： H01L23/48 文献下载
摘要：一种器件包括半导体衬底和金属氧化物半导体(MOS)晶体管。MOS晶体管包括位于半导体衬底上方的栅电极和位于栅电极旁边的源极/漏极区。源极/漏极接触塞包括下部和位于下部上方的上部，其中源极/漏极接触塞设置在源极/漏极区上方并且与其电连接。栅极接触塞设置在栅电极上方并且与其电连接，其中栅极接触塞的顶面与源极/漏极接触塞的上部的顶面齐平。衬底通孔(TSV)延伸进半导体衬底。TSV的顶面与栅极接触塞和栅电极之间的界面基本上齐平。本发明提供衬底通孔及其形成方法。
衬底及其形成方法

1
共 13 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top