“成都森未科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果38个，建议您升级VIP下载更多相关专利

[实用新型]一种自对准沟槽栅结构IGBT-CN202122903860.4有效
发明人：胡强;唐茂森;马克强;王思亮;蒋兴莉 -专利权人： 成都森未科技有限公司
申请日： 2021-11-25 - 公布日： 2022-05-06 - 主分类号： H01L29/739 文献下载
摘要：本申请涉及半导体制造领域，特别是自对准沟槽栅结构IGBT，包括衬底，所述衬底正面上方设置有第二导电类型层a，衬底上部设置有多根沟槽，且所述沟槽同时贯穿对应位置处的第二导电类型层a，沟槽内设置有第一绝缘介质层，第一绝缘介质层内设置有第一导电层，且第一导电层与第一绝缘介质层顶部齐平，第一绝缘介质层顶部设置有宽度大于第一绝缘介质层的第二绝缘介质层，第二绝缘介质层的中部设置有第三绝缘介质层，且第三绝缘介质层的宽度与第一导电层的宽度相同。本申请在沟槽栅填充后，进行反填充盖帽处理，金属电极接触孔的宽度可以根据自对准氧化层厚度灵活调整，保证结构设计的自由度。
一种对准沟槽结构 igbt

[实用新型]一种降低击穿风险的功率器件版图结构-CN202122903863.8有效
发明人：马克强;胡强;王思亮;蒋兴莉 -专利权人： 成都森未科技有限公司
申请日： 2021-11-25 - 公布日： 2022-05-06 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及半导体制造领域，特别是一种降低击穿风险的功率器件版图结构，其主要包括经过掩膜刻蚀后形成条形状图形的沟槽版，每个沟槽版中间设置有重掺杂N型区域，每个重掺杂N型区域的中间设有与发射极相连的发射极孔版；沟槽版、重掺杂N型区域和发射极孔版共同构成了功率器件的有源区，沟槽版与其外部的多晶版相连，栅极孔版位于所述多晶版上，在版图的角落区域设置为多晶版，多晶版阻隔有源区进入版图的扇形角落区域。本申请通过版图设计对四个角落进行非有源区处理，并且不增加工艺步骤，与原有工艺可以完全兼容的基础上避免了电场和电流的集中，提高了功率器件的可靠性。与传统的有源区相比有源区栅极的引出是通过向内延伸的多晶版实现的。
一种降低击穿风险功率器件版图结构

[实用新型]一种可控栅极电容的功率器件结构-CN202122903864.2有效
发明人：马克强;王思亮;胡强;蒋兴莉 -专利权人： 成都森未科技有限公司
申请日： 2021-11-25 - 公布日： 2022-05-06 - 主分类号： H01L29/739 文献下载
摘要：本申请涉及半导体制造领域，特别是一种可控栅极电容的功率器件结构，包括衬底，所述衬底的底部设置有注入层，所述衬底的上部设置有第一层沟槽和第二层沟槽，所述第一层沟槽和第二层沟槽形成双层包围的沟槽结构，所述第一层沟槽为连接栅极的沟槽，第二层沟槽是连接发射极的沟槽，第一层沟槽围成矩形区域，所述第二层沟槽围成一个横向尺寸为a，纵向尺寸为b的矩形区域，第二沟槽围成的矩形区域位于第一沟槽围成的矩形区域之内。本申请通过双层沟槽的设计，得到可以调节电容比例的横向尺寸a和纵向尺寸b，在不增加导通压降的前提下降低开关损耗，提高功率器件开关频率。
一种可控栅极电容功率器件结构

[实用新型]一种新型模块封装结构-CN202122587270.5有效
发明人：田绍据;何雨龙;严明会 -专利权人： 成都森未科技有限公司
申请日： 2021-10-27 - 公布日： 2022-04-05 - 主分类号： H01L23/498 文献下载
摘要：本申请涉及半导体制造领域，特别是一种新型模块封装结构，包括芯片、输入电源正极端子、输入电源负极端子、输出端子和DBC，所述芯片、输入电源正极端子、输入电源负极端子和输出端子均设置在DBC的正面，所述输入电源正极端子和输入电源负极端子之间形成叠层结构，叠层结构的中间通过绝缘层进行隔离；所述芯片在DBC正面为横向排布。本申请设计了一种新的封装结构，优化了功率端子和DBC布局，功率端子采用叠层结构，DBC布局采用横排结构，改善了其均流性，减小了杂散电感，扩大了IGBT工作安全区。
一种新型模块封装结构

[外观设计]功率器件动态测试仪-CN202130703350.5有效
发明人：严明会;田绍据;熊向杰 -专利权人： 成都森未科技有限公司
申请日： 2021-10-27 - 公布日： 2022-03-25 - 主分类号： 10-05 文献下载
摘要：1.本外观设计产品的名称：功率器件动态测试仪。2.本外观设计产品的用途：用于各类功率器件动态测试。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。5.本外观设计产品的底面为使用时不容易看到或看不到的部位，省略仰视图。
功率器件动态测试仪

[发明专利]一种自对准分离栅极结构的制备方法-CN202111408259.6在审
发明人：胡强;杨柯;马克强;王思亮;蒋兴莉 -专利权人： 成都森未科技有限公司
申请日： 2021-11-25 - 公布日： 2022-02-18 - 主分类号： H01L21/28 文献下载
摘要：本申请涉及半导体制造领域，特别是一种自对准分离栅极结构的制备方法，通过在器件沟槽内引入双分裂的分立栅电极以及栅电极下方的厚绝缘介质层，在不影响IGBT器件开启阈值电压和开通的情况下，大幅降低米勒电容Cgc，提高了器件的开关速度，从而降低器件动态损耗；并且栅下厚绝缘介质层能改善深沟槽底部拐角电场分布，增强沟槽的电场耐受能力，提高栅极鲁棒性。同时在深沟槽中引入分裂栅极，使其具备独立控制的条件，理论上可以实现对每个沟道进行独立控制，一方面避免对相邻P型区域的电势分布产生影响，另一方面可以分步控制沟道的开启和关断过程，实现P‑base区与沟槽区域的解耦设计。
一种对准分离栅极结构制备方法

[实用新型]一种IGBT模块用的DBC结构-CN202020989365.2有效
发明人：秦潇峰;严明会;胡强;蒋兴莉;王思亮 -专利权人： 成都森未科技有限公司
申请日： 2020-06-03 - 公布日： 2020-11-06 - 主分类号： H01L25/18 文献下载
摘要：本申请属于半导体封装以及功率模块领域，特别是一种IGBT模块用的DBC结构，其包括陶瓷绝缘基板，所述陶瓷绝缘基板的正面设置有上桥IGBT芯片、上桥二极管芯片、下桥IGBT芯片、下桥二极管芯片、NTC温度传感器和多个表面铜箔；所述上桥IGBT芯片以及上桥二极管芯片通过表面铜箔连接，上桥二极管芯片及上桥IGBT芯片连接与下桥IGBT芯片及下桥二极管芯片，下桥IGBT芯片与下桥二极管芯片通过表面铜箔引出。本申请的布局方式，实现了多芯片并联，有平衡各芯片之间电流的优势，上桥IGBT集电极与二极管阴极的通过两条平行铜箔，可以减少这部分的寄生电感。
一种 igbt 模块 dbc 结构

[实用新型]基于一种DBC布局的集成IGBT封装结构-CN202020989391.5有效
发明人：田绍据;严明会;秦潇峰;胡强;蒋兴莉;王思亮 -专利权人： 成都森未科技有限公司
申请日： 2020-06-03 - 公布日： 2020-11-06 - 主分类号： H01L25/07 文献下载
摘要：本申请属于半导体封装以及功率模块领域，特别是基于一种DBC布局的集成IGBT封装结构，包括三相DBC结构，所述三相DBC结构的外部固定有框架，所述三相DBC结构的正面均焊接有多个芯片，三相DBC结构的背面直接焊接在散热器上，三相DBC结构中的各芯片之间相互连接，三相DBC结构直流端子处连接有叠层母排。本申请的三相DBC直接焊接到散热器上，这种工艺比传统工艺少了一层基板，极大的降低了热阻，提高了功率密度；同时这种工艺便于自动化实现，提高了生产效率。
基于一种 dbc 布局集成 igbt 封装结构

[实用新型]一种提高开启可控性的IGBT器件结构-CN202020383033.X有效
发明人：马克强;金涛;秦潇峰;蒋兴莉;王思亮 -专利权人： 成都森未科技有限公司
申请日： 2020-03-24 - 公布日： 2020-09-08 - 主分类号： H01L29/739 文献下载
摘要：本申请涉及半导体制造领域，特别是一种能有效解决传统IGBT开启可控性较差的提高开启可控性的IGBT器件结构，包括N‑型基区，N‑型基区内设置有沟槽型栅极区，沟槽型栅极区包括栅氧层、多晶栅和栅电极，多晶栅位于栅氧层的内部，栅电极位于多晶栅上表面并连接多晶栅；N‑型基区的左上部和右上部设置有P型重掺杂区，N‑型基区内部表层设置有N型重掺杂区，其位于P型深掺杂区的部分被刻蚀工艺分离。本申请所述P型深掺杂区，未与沟槽形栅极区相连接，在栅极加压开启过程中，在沟槽下方不易形成连接P型基区与P型深掺杂区的反型沟道，P型深掺杂区的浮空电势在开启过程中变化率变小，因此对栅极区的影响减小，提高了栅极电压的稳定性。
一种提高开启可控性 igbt 器件结构

[实用新型]一种提高IGBT开启可控性的元胞结构-CN202020383035.9有效
发明人：金涛;马克强;秦潇峰;蒋兴莉;王思亮 -专利权人： 成都森未科技有限公司
申请日： 2020-03-24 - 公布日： 2020-09-08 - 主分类号： H01L29/06 文献下载
摘要：本申请涉及半导体制造领域，特别是一种提高IGBT开启可控性的元胞结构，包括N‑型基区，和场氧化层，场氧化层位于N‑型基区上方，N‑型基区内设置有沟槽型栅极区，沟槽型栅极区包括栅氧层、多晶栅和栅电极，多晶栅位于栅氧层的内部，并延伸至场氧化层上方，中间介质层一部分位于多晶层延伸部分的上方，其余部分位于N‑基区上层，中间介质层位于P型重掺杂区和N型重掺杂区的部分被刻蚀工艺分割开。本申请结构所述P型深掺杂区，未与沟槽形栅极区相接触，在栅极加压开启过程中，在沟槽下方不易形成连接P型基区与P型深掺杂区的反型沟道，P型深掺杂区的浮空电势在开启过程中变化率变小，因此对栅极区的影响减小，提高了栅极电压的稳定性。
一种提高 igbt 开启可控性结构

[实用新型]一种浮空区间隔开孔的IGBT版图结构-CN202020383144.0有效
发明人：秦潇峰;马克强;金涛;蒋兴莉;王思亮 -专利权人： 成都森未科技有限公司
申请日： 2020-03-24 - 公布日： 2020-09-08 - 主分类号： H01L29/739 文献下载
摘要：本申请涉及半导体制造领域，特别是一种浮空区间隔开孔的IGBT版图结构，包括芯片版图底版，芯片版图底版的上表面开设有横向周期排布的多组第一栅极沟槽，每组第一栅极沟槽为两个，两个第一栅极沟槽之间开设有横向排布的两个N+注入窗口，两个N+注入窗口之间设有一个横向排布的第一发射极接触孔，相邻的两组第一栅极沟槽之间的空白区域为浮空区，浮空区内设有纵向周期排布的多组第二栅极沟槽，每组第二栅极沟槽为两个，两个第二栅极沟槽之间开设有第二发射极接触孔。本实用新型在不增加工艺成本的前提下，可以有效提高开启过程中，栅极对di/dt的可控性，通过调节a与b的比例，可以得到不同程度的di/dt的控制性。
一种区间隔开 igbt 版图结构

[发明专利]一种沟槽型器件及其制备方法-CN202010211835.7在审
发明人：胡强;金涛;秦潇峰;王思亮;蒋兴莉 -专利权人： 成都森未科技有限公司
申请日： 2020-03-24 - 公布日： 2020-07-03 - 主分类号： H01L29/423 文献下载
摘要：本申请涉及半导体制造领域，特别是一种沟槽型器件及其制备方法，包括衬底，所述衬底上设置有体区，所述体区上设置有第二导电层，所述第二导电层中设置有第一绝缘介质层，第一绝缘介质层下方设置有栅极介质层，栅极介质层下方设置有第二绝缘介质层，所述第一绝缘介质层、栅极介质层和第二绝缘介质层连通，所述栅极介质层位于体区中，所述第二绝缘介质层位于衬底中，在栅极介质层和第二绝缘介质层中设置有第一导电层，所述第一导电层的深度不小于体区的深度。本申请的结构中，沟槽内部栅电极的深度与沟槽深度可以不一样。将此种结构应用于IGBT设计中，可以增强载流子注入效应，能够降低IGBT的导通损耗。
一种沟槽器件及其制备方法

[实用新型]一种降低输入电容的半导体器件-CN201822005167.3有效
发明人：马克强;沈建华;孟繁新;蒋兴莉;胡强 -专利权人：中国振华集团永光电子有限公司（国营第八七三厂）;成都森未科技有限公司
申请日： 2018-11-30 - 公布日： 2019-09-13 - 主分类号： H01L21/331 文献下载
摘要：本实用新型提供了一种降低输入电容的半导体器件；包括第一导电类型衬底，第一导电类型衬底的第一主面内设有第二导电类型基区，第二导电类型基区内设置有第一导电类型深扩散区和第二导电类型深扩散区第二导电类型基区内设置有第二导电类型深扩散区。具有低输入电容的半导体器件结构，将基区之间的部分栅氧层下面生长厚的第二绝缘层，这样增大了绝缘层厚度，减小了输入电容，有利于器件的高频应用。第二绝缘层上方的多晶是不连续的，这样减小了形成电容的面积进而减小了输入电容，有利于器件的高频应用，这样减小了形成电容的面积进而减小了输入电容，有利于器件的高频应用。
导电类型输入电容减小绝缘层第一导电类型高频应用深扩散半导体器件电容衬底基区半导体器件结构本实用新型低输入电容不连续栅氧层多晶主面生长

[实用新型]一种实现大面积绝缘栅控制型器件的版图结构-CN201822023722.5有效
发明人：马克强;蒋兴莉;王思亮;胡强 -专利权人： 成都森未科技有限公司
申请日： 2018-12-04 - 公布日： 2019-09-06 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及半导体制造领域，特别是一种实现大面积绝缘栅控制型器件的版图结构，包括绝缘层版，所述绝缘层版经过掩膜刻蚀后形成绝缘层图形，所述绝缘层版上覆盖有多晶硅版，所述多晶硅版通过掩膜刻蚀后形成多晶硅图形，所述绝缘层版下方为重掺杂N型版，所述重掺杂N型版经过掩膜刻蚀后形成重掺杂N型形貌，所述重掺杂N型形貌沿多晶硅层延伸呈条形分布。本申请通过绝缘层版将厚的绝缘层引入有源区，对有源区进行区域化的隔离，其构成的的图形可为四边形、六边形或长条形。减小了互联的栅氧面积，提高了栅氧的可靠性，保证了制造的良品率，同时绝缘层可以采用现有工艺中的场氧，不增加工艺难度。
绝缘层重掺杂刻蚀掩膜形貌版图结构多晶硅绝缘栅控制型源区栅氧半导体制造领域多晶硅图形绝缘层图形六边形多晶硅层工艺难度掺杂N型长条形良品率区域化场氧减小申请隔离互联延伸引入覆盖制造保证

[实用新型]一种沟槽接发射极的功率半导体器件版图结构-CN201822023719.3有效
发明人：孔梓玮;蒋兴莉;王思亮;胡强 -专利权人： 成都森未科技有限公司
申请日： 2018-12-04 - 公布日： 2019-09-06 - 主分类号： H01L29/739 文献下载
摘要：本申请涉及半导体制造领域，特别是一种沟槽接发射极的功率半导体器件版图结构，其包括芯片版图底版，所述芯片版图底版的上表面淀积有栅极跑道，所述芯片版图底版的上表面开设有多个第一圈栅极槽与第二圈栅极槽，且第二圈栅极槽设置在相邻的两个第一圈栅极槽之间；所述第二圈栅极槽位于栅极跑道内圈中，与栅极跑道呈非接触状态，所述第二圈栅极槽的首尾两端与多晶硅孤岛相连。本申请可以非常容易的实现浮空区域内沟槽接入发射极，对工艺的要求非常简单，与现有工艺在沟槽宽度较窄时也完全兼容。同时也一样达到提高器件开关速度，降低器件开关损耗的目的。
栅极槽底版芯片版图发射极功率半导体器件跑道版图结构上表面半导体制造领域多晶硅孤岛非接触状态降低器件开关损耗器件开关首尾两端内沟槽淀积浮空内圈申请兼容