|
|
钻瓜专利网为您找到相关结果 81028个，建议您 升级VIP下载更多相关专利
- [发明专利]存储电路的控制方法-CN202210348627.0在审
-
汪瑛
-
长鑫存储技术有限公司
-
2022-04-01
-
2023-10-24
-
G11C11/409
- 本公开实施例涉及半导体技术领域，提供一种存储电路的控制方法，包括：提供存储电路，存储电路包括多个特定存储单元，特定存储单元的一端耦接于位线，另一端耦接于电荷泵，记与电荷泵耦接的一端为测试端；控制测试端处于第一电位；选择至少一个特定存储单元为目标存储单元，剩余特定存储单元为背景存储单元，并在测试端处于第一电位的条件下对背景存储单元进行第一写入操作；在进行第一写入操作后，控制测试端处于第二电位，对目标存储单元进行第二写入操作，第二电位与第一电位不同；在进行第二写入操作后，控制测试端处于第一电位。本公开实施例至少有利于在保证目标存储单元中存储的电荷量处于预期值时，不影响背景存储单元中存储的电荷量。
- 存储电路控制方法
- [发明专利]集成电路及执行其的方法-CN202210548243.3在审
-
洪俊雄;洪硕男
-
旺宏电子股份有限公司
-
2022-05-18
-
2023-10-24
-
G11C16/08
- 本公开提供了集成电路，包括具有用于并行存取存储器阵列数据的数据线的多个存储器阵列、输入输出接口、位于存储器阵列与输入输出接口之间的多个数据路径电路、多个运算电路以及数据分析电路。数据路径电路包括连接存储器阵列的各数据线的多个缓冲单元，每一缓冲单元包括多个储存元件。运算电路于缓冲单元中以连接各缓冲单元，并执行各缓冲单元的储存元件中的数据的功能，且平行配置以产生包括缓冲单元的操作结果的结果数据页。数据分析电路连接数据路径电路以执行结果数据页的功能以产生分析结果。本公开还提供了一种执行于集成电路的方法。
- 集成电路执行方法
- [发明专利]半导体存储装置-CN202210936472.2在审
-
萩原洋介;白石圭
-
铠侠股份有限公司
-
2022-08-05
-
2023-10-24
-
G11C16/26
- 本发明提供一种半导体存储装置，尽管构成为能够进行切换信号的占空比的修正，却仍能抑制大型化。半导体存储装置(2)具备：比较器(51)，产生并输出与来自外部的读取赋能信号(RE)同步切换的信号(RE＿in)；及修正电路(60)，调整信号(RE＿in)的占空比。修正电路(60)具有与比较器(51)的第1输出部(513)连接的可变电流源(61)、及与比较器(51)的第2输出部(514)连接的可变电流源(62)，通过调整从电流源(61、62)输出的电流的大小，来调整信号(/RE＿c、RE＿c)的占空比。
- 半导体存储装置
- [发明专利]热辅助磁头及其形成方法-CN202210327651.6在审
-
藤井隆司;张水平;李泰文
-
新科实业有限公司
-
2022-03-29
-
2023-10-24
-
G11B5/265
- 一种热辅助磁头包括磁头滑块以及连接在所述磁头滑块上的光源单元，所述光源单元包括光源以及用于支撑所述光源的安装座，所述安装座具有与所述磁头滑块连接的连接表面。其中，所述磁头滑块的预定表面上具有凹陷，所述凹陷在XY平面上包括第一部分以及自所述第一部分向外延伸的第二部分，所述第一部分与所述安装座对准并与所述连接表面连接，所述第二部分与所述光源对准并被配置为至少覆盖所述光源在XY平面上的投影。本发明具有改进的凹陷结构，从而避免光源单元和磁头体之间的连接因光源单元上的可能污染物而造成不稳定，进而改善连接可靠性，降低不良率，提升磁头及硬盘的性能。
- 辅助磁头及其形成方法
- [发明专利]存储器电容稳定性的测试方法、装置及设备-CN202210338451.0在审
-
顾彦辉
-
长鑫存储技术有限公司
-
2022-04-01
-
2023-10-24
-
G11C29/50
- 本公开提供一种存储器电容稳定性的测试方法、装置及设备。该方法中，测试装置向待测试的存储器的所有电容中写入逻辑电平，从存储器的所有电容中读取出逻辑电平。重复写入至读取的步骤，获得多组写入存储器的电容中的逻辑电平和读取出的逻辑电平，并传输至计算机设备。计算机设备根据多组写入待测试存储器的电容中的逻辑电平和读取出的逻辑电平，确定每次测试存储器中的电容失效数量，最后根据多组电容失效数量的变化，确定存储器电容的稳定性。通过写入和读取的电平的对比，不需要等待过长时间，在电路测试阶段就可以实现对电容的测试，快速验证电容的稳定性，测试流程简单且测试时间短，有效提高了对存储器电容的测试效率。
- 存储器电容稳定性测试方法装置设备
- [发明专利]数据传输电路、方法及存储装置-CN202210344138.8在审
-
高恩鹏
-
长鑫存储技术有限公司
-
2022-04-02
-
2023-10-24
-
G11C11/34
- 本公开实施例涉及一种数据传输电路、方法及存储装置，其中，数据传输电路包括模式寄存器数据处理模块、外部数据传输模块及设置于存储阵列内的内部数据传输模块；模式寄存器数据处理模块用于响应写使能命令向模式寄存器中预留模式寄存器写入初始数据；外部数据传输模块与预留模式寄存器及内部数据传输模块均电连接，用于响应使能信号，并根据初始数据按照预设编码规则经由内部数据传输模块向存储阵列写入目标数据；目标数据的字节位数大于初始数据的字节位数。本实施例在确保半导体存储装置的存储容量的前提下，提高半导体存储装置的存储性能并降低其数据传输能耗。
- 数据传输电路方法存储装置
- [发明专利]检测电路-CN202210346526.X在审
-
高恩鹏
-
长鑫存储技术有限公司
-
2022-04-02
-
2023-10-24
-
G11C29/12
- 本申请提供一种检测电路，包括：生成单元，其设有多个输出端，其用于生成随机检测数据，并通过每个输出端输出随机检测数据中一位数据；第一驱动单元，其设有多个第一输入端和多个输出端，其第一输入端一一对应地与生成单元的多个输出端连接，其多个输出端用于与存储阵列连接，其用于传输随机检测数据至存储阵列，存储阵列用于存储随机检测数据；比较单元，其设有多个第一输入端和多个第二输入端，其多个第一输入端一一对应地与生成单元的多个输出端连接，其多个第二输入端用于与存储阵列连接，其用于将从存储阵列读取的第一读取数据和生成单元生成的随机检测数据比较获得第一比较结果，通过如此设置，可实现存储阵列的存储功能的故障检测。
- 检测电路
- [发明专利]调节电路测试方法及设备-CN202210320875.4在审
-
李钰;史腾
-
长鑫存储技术有限公司
-
2022-03-29
-
2023-10-24
-
G11C29/56
- 本公开实施例提供了一种调节电路测试方法及设备，该方法应用于测试平台，上述调节电路包括占空比调节电路，该方法包括：根据第一读写时钟信号在指定存储地址接收写入数据；根据第二读写时钟信号从上述指定存储地址接收读取数据，并根据上述写入数据与读取数据，生成上述占空比调节电路的测试结果；其中，上述占空比调节电路用于对第一初始读写时钟信号和/或第二初始读写时钟信号进行调节操作，对应生成上述第一读写时钟信号和第二读写时钟信号，上述第一初始读写时钟信号和/或第二初始读写时钟信号的占空比具有第一偏差值。本公开实施例可以准确检测出上述占空比调节电路是否处于有效状态。
- 调节电路测试方法设备
|
