专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果46个,建议您升级VIP下载更多相关专利
  • [发明专利]MRAM制备方法-CN202210328369.X在审
  • 郑泽杰;王跃锦;何世坤 - 浙江驰拓科技有限公司
  • 2022-03-30 - 2023-10-24 - H10N59/00
  • 本发明提供一种MRAM制备方法,包括:提供预制的衬底结构,其上有形成于阵列区的阵列区底部互连线、底电极、磁性隧道结,以及形成于逻辑区的逻辑区底部互连线,以及第一介质层;在磁性隧道结表面形成顶部电极材料层和硬掩膜材料层;光刻和刻蚀顶部电极材料层和硬掩膜材料层,形成顶部电极和硬掩膜层;回填介质,以硬掩膜层作为研磨停止层,研磨回填的介质至与硬掩膜层等高;选择性去除硬掩膜层,以自对准形成阵列区顶部通孔;单独制备逻辑区通孔。本发明能够提高MRAM制备工艺稳定性。
  • mram制备方法
  • [发明专利]一种PUF模块及集成PUF功能的MRAM-CN202210213777.0在审
  • 何世坤;王跃锦;黄张英;张楠;郑泽杰 - 浙江驰拓科技有限公司
  • 2022-03-04 - 2023-09-12 - G06F21/73
  • 本发明提供了一种PUF模块及集成PUF功能的MRAM,该PUF模块包括PUF数据阵列和PUF数据读电路。PUF数据阵列由多个PUF数据单元组成,每个PUF数据单元包含有一个磁性隧道结,每个PUF数据单元中的磁性隧道结能够被随机的形成为三种或四种逻辑状态中的一种逻辑状态。这三种或四种逻辑状态包括平行态和反平行态,还包括短路态或/和断路态。PUF数据读电路用于读取PUF数据阵列中每个磁性隧道结的逻辑状态,形成PUF数据。本申请有利于提高PUF安全系数,通过节省PUF数据单元所占用的面积利于芯片集成。
  • 一种puf模块集成功能mram
  • [发明专利]MRAM芯片的阵列结构-CN202111683091.X在审
  • 侯嘉;何世坤;郑泽杰 - 浙江驰拓科技有限公司
  • 2021-12-30 - 2023-07-11 - G11C11/16
  • 本发明提供一种MRAM芯片的阵列结构,包括:呈阵列形式排布的多个存储单元,每个存储单元包括MOS晶体管和磁性隧道结;以及多条字线和位线,其中所述阵列结构沿着位线延伸方向按距离电源端的远近分为多个子阵列,不同子阵列中存储单元的MOS管栅极宽度不同,从靠近电源端到远离电源端各所述子阵列中存储单元的MOS管栅极宽度依次增加。本发明能够实现MTJ分压在芯片内均匀分布,提高MRAM芯片耐擦写次数。
  • mram芯片阵列结构
  • [发明专利]磁性存储器-CN202111647496.8在审
  • 赵京升;何世坤;江家豪;郑泽杰 - 浙江驰拓科技有限公司
  • 2021-12-28 - 2023-07-11 - H10B61/00
  • 本发明提供一种磁性存储器,包括:第一电极;至少两个磁隧道结,所述至少两个磁隧道结覆盖范围设置在所述第一电极覆盖范围之内;所述磁隧道结的第一表面与所述第一电极的第一表面电连接;至少一个第一金属塞,所述第一金属塞与所述第一电极的第二表面电连接。本发明提供的磁性存储器,能够通过对阵列结构进行变动,多个磁性隧道结共用一个第一电极,减少磁性隧道结在写入过程中的热量散失,从而,使磁性隧道结在写入过程中的具有较高的温度,降低写入电压。
  • 磁性存储器
  • [发明专利]MRAM器件及其制作方法-CN202111509295.1在审
  • 何世坤;王跃锦;郑泽杰 - 浙江驰拓科技有限公司
  • 2021-12-10 - 2023-06-16 - H10B61/00
  • 本申请提供了一种MRAM器件及其制作方法,该MRAM器件包括基底、阵列区以及逻辑区,其中,基底包括衬底以及位于衬底上的介质层;阵列区位于介质层中,阵列区包括间隔设置的多个阵列器件,阵列器件包括依次叠置的第一金属线、第一MTJ、第一通孔以及第二金属线;逻辑区位于介质层中且位于阵列区的外围,逻辑区包括多个互连结构,互连结构包括依次叠置的第三金属线、第二MTJ、第二通孔以及第四金属线,其中,阵列器件与互连结构同时形成,第二MTJ的面积大于或者等于预定阈值。本申请解决了MRAM结构的阵列区与逻辑区的工艺差异较大,影响工艺稳定性的问题。
  • mram器件及其制作方法
  • [发明专利]MRAM芯片存储阵列-CN202111309988.6在审
  • 何世坤;郑泽杰;王跃锦;侯嘉 - 浙江驰拓科技有限公司
  • 2021-11-05 - 2023-05-09 - G11C11/16
  • 本发明提供一种MRAM芯片存储阵列,包括:呈阵列形式排布的多个存储位元,每个存储位元包括存取晶体管、磁性隧道结、顶部互连结构以及底部互连结构,磁性隧道结通过顶部互连结构与对应位线连接,磁性隧道结通过底部互连结构与存取晶体管连接;其中,在连接于同一条位线的多个存储位元中,各存储位元具有不同的顶部互连结构和/或不同的底部互连结构,以从各磁性隧道结顶部和/或底部引入不同的补偿电阻。本发明通过引入补偿电阻,能够稳定磁性隧道结两端分压。
  • mram芯片存储阵列
  • [实用新型]无线充半导体散热器-CN202222779787.9有效
  • 郑泽杰 - 郑泽杰
  • 2022-10-21 - 2023-03-28 - H02J50/00
  • 本实用新型公开了一种无线充半导体散热器,所述无线充半导体散热器的下部设有Type‑c插口,包括:外壳、面盖、充电装置、散热装置、制冷装置,所述外壳活动设置在所述面盖的外部,所述外壳与所述面盖构造有放置所述散热装置、主控PCB板的容纳空间,所述面盖的底部外侧嵌入设有所述充电装置的容置空间,所述充电装置呈环状设置在所述容置空间内,所述制冷装置贯穿所述面盖设置在所述充电装置的内部中间位置,所述散热装置活动设置在设置在所述容纳空间内,所述散热装置、制冷装置、充电装置、Type‑c分别与所述主控PCB板电性连接,所述面盖的底部活动设置有硅胶盖。本实用新型结构简单,组装方便,散热效率高,制冷效果好,极大的提升了用户的体验感。
  • 无线半导体散热器
  • [发明专利]MRAM芯片结构的制作方法-CN202110957154.X在审
  • 郑泽杰;王跃锦;何世坤 - 浙江驰拓科技有限公司
  • 2021-08-19 - 2023-02-24 - H10B61/00
  • 本发明提供了一种MRAM芯片结构的制作方法。制作方法包括:提供表面具有阵列区和逻辑区的衬底,阵列区和逻辑区中具有底电极和磁性隧道结;在磁性隧道结上形成层叠设置的顶电极和掩膜层,底电极、磁性隧道结和顶电极构成磁性隧道结单元;在衬底上形成包裹掩膜层和磁性隧道结单元的第一介质层;沿第一介质层的表面进行平坦化处理,以使掩膜层或顶电极具有裸露表面;在磁性隧道结单元远离衬底的一侧形成互连线,使互连线分别与阵列区中的磁性隧道结单元以及逻辑区中的衬底连接。通过使阵列区和逻辑区中的介质层在研磨后厚度具有均一性,再在介质层上形成互连线,避免了由于阵列区和逻辑区中介质层的厚度差而导致的对后续工艺稳定性的影响。
  • mram芯片结构制作方法
  • [发明专利]一种MRAM读取电路及其制备方法、一种电子设备-CN202110741551.3在审
  • 郑泽杰;王跃锦;何世坤 - 浙江驰拓科技有限公司
  • 2021-06-30 - 2022-12-30 - G11C11/16
  • 本发明公开了一种MRAM读取电路,包括MTJ单元、比较电路、参考电路;所述参考电路及所述MTJ单元设置于同一基体硅上;所述MTJ单元通过顶部金属通孔与所述顶部金属层电连接,通过底部金属通孔与所述底部金属层电连接;所述参考电路包括参考电阻及参考金属通孔;所述参考电阻与所述MTJ单元的顶部电极或底部电极设置于所述硅基体的同一待处理层,并与对应的电极材料相同;所述参考电阻通过所述参考金属通孔与所述顶部金属层或所述底部金属层电连接。本发明使所述参考电阻的可控性大大提高,参考电阻的设置精度更高。本发明同时还提供了一种具有上述有益效果的电子设备及MRAM读取电路的制备方法。
  • 一种mram读取电路及其制备方法电子设备

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top