[发明专利]一种带有沟槽的碳化硅积累态MOSFET

说明书

本发明公开了一种带有沟槽的碳化硅积累态MOSFET，包括：碳化硅衬底和生长在碳化硅衬底上的碳化硅外延层，碳化硅外延层上刻蚀有沟槽，沟槽表面生长有氧化层，氧化层上设有栅极多晶硅电极，碳化硅外延层上设有源极注入区和与其连接的积累层，解决了现有技术存在的沟道迁移率低的问题，其应用时增加沟道迁移率，导通电阻显著降低。

技术领域

本发明涉及半导体技术领域，具体涉及一种带有沟槽的碳化硅积累态MOSFET。

背景技术

基于碳化硅的宽带隙半导体因其低导通损耗，优异的耐高温性和高导热特性，越来越受市场的欢迎。另外，碳化硅还拥有高临界场，高体迁移率，高饱和速度等独特的电学性能。特别是高临界场特性，使碳化硅功率器件与相同电压应用条件下的常规硅器件相比，有更高的掺杂浓度和更薄的漂移层厚度，从而实现更低的导通电阻。碳化硅MOSFET有较低的开关损耗和较高的工作频率，非常贴合电力电子的应用需求。

现有平面栅碳化硅MOSFET结构单元间距较大，成本高。平面栅碳化硅MOSFET结构的SiO₂（栅氧化物）/ SiC界面处的界面的沟道迁移率较低，相应的导通电阻较大。常规的反型MOSFET沟道迁移率没有积累态高，沟道电阻没有积累态MOSFET低，导通电阻仍有降低的空间。

发明内容

本发明提供了一种带有沟槽的碳化硅积累态MOSFET，解决了现有技术存在的沟道迁移率低问题，其应用时可提高沟道迁移率，导通电阻显著降低。

为了解决该技术问题，本发明提供了如下技术方案：

一种带有沟槽的碳化硅积累态MOSFET，包括：碳化硅衬底和生长在碳化硅衬底上的碳化硅外延层， 碳化硅外延层上刻蚀有沟槽，沟槽表面生长有氧化层，所述沟槽由底部至开口依次设有栅极保护区和栅极多晶硅电极，同时碳化硅外延层上设有源级注入区、耐压注入区和阻断注入层，在所述源极注入区和氧化层之间设有积累层。

所述碳化硅衬底的掺杂类型为第一导电类型，碳化硅外延层的掺杂类型为第一导电类型，所述源极注入区的掺杂类型为第一导电类型，耐压注入区的掺杂类型为第二导电类型，阻断注入层的掺杂类型为第二导电类型，栅极保护区的掺杂类型为第二导电类型，积累层的掺杂类型为第一导电类型。

本方案在碳化硅外延层上刻蚀有沟槽，在沟槽表面生长有氧化层，氧化层上设有栅极多晶硅电极，形成MOSFET的栅极区，控制器件的开通与关断。在栅极多晶硅电极上施加正压即可实现器件的开启。电子从源极注入区开始进入器件，在积累层附近形成电子沟道，经过碳化硅外延层、碳化硅衬底形成导通。

其中，积累层的长度、厚度以及掺杂浓度需要精确控制，以使此区被完全耗尽，保证器件为常闭型器件。积累层的存在，可降低沟道电阻，从而大幅降低导通电阻。另外，积累层还可以使得器件在开通时，电子沟道远离栅氧表面，避免了因栅氧质量水平引起的高导通电阻以及可靠性问题。阻断注入层用于保持MOSFET为常闭型器件，阻断注入层与碳化硅外延层形成PiN结构增加反向耐压。耐压注入区用于增加反向耐压。

所述第一导电类型可以为N，也可以为P。

优选的，所述积累层沿所述氧化层周向间隔设置。

为保证器件为常闭型器件，使积累层沿所述氧化层周向间隔设置，积累层的在氧化层周向的分布面积小于50%，使此区被完全耗尽；在此方案下积累层的厚度可稍作提升，减轻工艺制作的难度，同时可以在减少沟道电阻的同时使此区被完全耗尽，在栅极未开启条件下保持沟道关闭。

在栅极沟槽下设有栅极保护区，防止栅压过高时器件穿通。

优选的，源极注入区上设有源极金属电极。

源极注入区与源极金属电极形成源极区，电子从源极金属电极进入，从源极注入区开始进入器件。

优选的，源极金属电极和栅极多晶硅电极之间设有绝缘层。