[发明专利]制造半导体器件的方法

说明书

本公开涉及制造半导体器件的方法。本公开提供了一种扩大用于形成源极/漏极接触件的工艺窗口的方法。该方法可以包括：接收包括源极/漏极特征的工件，该源极/漏极特征在被限定在两个栅极结构之间的源极/漏极开口中暴露；在源极/漏极开口的侧壁和源极/漏极特征的顶表面之上共形地沉积电介质层；各向异性地蚀刻电介质层，以暴露源极/漏极特征；对电介质层进行注入工艺；以及在执行注入工艺之后，对工件执行预清洁工艺。注入工艺包括非零倾斜角度。

技术领域

本公开涉及制造半导体器件的方法。

背景技术

半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，每一代都具有比上一代更小和更复杂的电路。在IC演变过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增大，同时几何尺寸(例如，使用制造工艺能够产生的最小组件(或线))减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增加了加工和制造IC的复杂度。

例如，可以在诸如源极/漏极接触件之类的接触特征的侧壁上形成电介质衬里，以防止泄漏。为了形成电介质衬里，将电介质材料共形地沉积在接触开口之上，并且执行回蚀工艺以暴露面向上方的表面。虽然电介质材料的沉积旨在是共形的，但是可能会在开口的边缘周围发生积聚，导致颈缩轮廓以及导致接触开口减小。当在接触开口中沉积金属填充层以形成金属插塞时，边缘周围的积聚可能阻碍金属填充层的沉积，在金属插塞中导致空隙或其他缺陷。这样的空隙或缺陷可能导致接触电阻增加，甚至导致接触件的故障。因此，尽管现有的形成接触特征的工艺通常足以满足其预期目的，但它们并不是在所有方面都令人满意。

发明内容

根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在暴露在工件上的源极/漏极开口中的源极/漏极特征的顶表面以及所述源极/漏极开口的侧壁之上共形地沉积电介质层；各向异性地蚀刻所述电介质层，以暴露所述源极/漏极特征；对所述电介质层进行注入工艺；以及在执行所述注入工艺之后，对所述工件执行预清洁工艺，其中，所述注入工艺包括非零倾斜角度。

根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：接收工件，所述工件包括：第一栅极结构，第二栅极结构，源极/漏极开口，所述源极/漏极开口位于所述第一栅极结构和所述第二栅极结构之间，以及源极/漏极特征，所述源极/漏极特征在所述源极/漏极开口中暴露；在所述源极/漏极开口的侧壁和所述源极/漏极特征的顶表面之上共形地沉积电介质层；各向异性地蚀刻所述电介质层，以暴露所述源极/漏极特征；对暴露的源极/漏极特征执行第一注入工艺；在执行所述第一注入工艺之后，对所述电介质层执行第二注入工艺以形成经处理部分；以及在执行所述第二注入工艺之后，对所述工件执行预清洁工艺，其中，所述预清洁工艺以比蚀刻所述电介质层更快的速率来蚀刻所述经处理部分。

根据本公开的又一方面，提供了一种制造半导体器件的方法，包括：接收包括源极/漏极特征的工件，所述源极/漏极特征在被限定在两个栅极结构之间的源极/漏极开口中暴露；在所述源极/漏极开口的侧壁和所述源极/漏极特征的顶表面之上共形地沉积电介质层；各向异性地蚀刻所述电介质层，以暴露所述源极/漏极特征；对所述电介质层执行注入工艺，以形成所述电介质层的经处理部分；在执行所述注入工艺之后，对所述工件执行预清洁工艺；在所述源极/漏极特征之上形成硅化物层；以及在所述硅化物层之上形成金属插塞，其中，所述注入工艺注入氙或氩。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应强调的是，根据行业的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或缩小了。还应强调的是，所附附图仅示出了本公开的典型实施例，因此所附附图不应被视为是对本公开范围的限制，因为本公开可以同样良好地应用于其他实施例。

图1是示出根据本公开的一个或多个方面的制造半导体器件的方法的流程图。

图2至图10示出了根据本公开的一个或多个方面的图1的方法中的各个制造阶段的工件的局部截面图。