[发明专利]半导体器件及其制作方法

说明书

本申请公开了一种半导体器件及其制作方法，所述半导体器件包括：第一导体层，所述第一导体层包括至少一条第一走线；第二导体层，所述第二导体层包括至少一条第二走线；所述第一走线与所述第二走线交叉接触；绝缘层，所述绝缘层位于所述第二导体层背离所述第一导体层的一侧；通孔，所述通孔贯穿所述绝缘层，所述第一走线与所述第二走线的至少一个交叉位置上具有所述通孔；第三导体层，所述第三导体层位于所述绝缘层背离所述第一导体层与所述第二导体层的一侧。本发明方案通过在第一走线与第二走线的至少一个交叉位置上设置通孔，并将其余的通孔按照尽可能多的均匀分布，可以使得同层金属的连接性增加，提高可靠性。

技术领域

本发明涉及半导体制作技术领域，尤其是涉及一种半导体器件及其制作方法。

背景技术

随着半导体工艺能力的快速进步，高性能的新制程的器件设计也变得越来愈多。由于工艺制程越来越小，纳米级的误差可能会导致器件性能具有很大的起伏，甚至是器件的生产失败。因为制造厂系统误差和随机误差总是存在，因此会经常导致同层金属间发生断路的情况，连接可靠性较差。

发明内容

有鉴于此，本发明提供了一种半导体器件及其制作方法，可以使得同层金属的连接性增加，提高可靠性。

为了实现上述目的，本发明提供如下技术方案：

一种半导体器件，所述半导体器件包括：

第一导体层，所述第一导体层包括至少一条第一走线；

第二导体层，所述第二导体层包括至少一条第二走线；所述第一走线与所述第二走线交叉接触；

绝缘层，所述绝缘层位于所述第二导体层背离所述第一导体层的一侧；

通孔，所述通孔贯穿所述绝缘层，所述第一走线与所述第二走线的至少一个交叉位置上具有所述通孔；

第三导体层，所述第三导体层位于所述绝缘层背离所述第一导体层与所述第二导体层的一侧；

其中，所述第三导体层通过所述通孔与所述第一走线和所述第二走线连接。

优选的，在上述的半导体器件中，具有多个所述交叉位置，每个所述交叉位置上均至少设置有一个所述通孔。

优选的，在上述的半导体器件中，所述通孔均位于所述第一走线上；

同一条所述第一走线上的所述通孔均匀分布。

优选的，在上述的半导体器件中，所述通孔均位于所述第二走线上；

同一条所述第二走线上的所述通孔均匀分布。

优选的，在上述的半导体器件中，一部分所述通孔位于所述第一走线上，另一部分所述通孔位于所述第二走线上；

同一条所述第一走线上的所述通孔均匀分布；

同一条所述第二走线上的所述通孔均匀分布。

优选的，在上述的半导体器件中，具有至少一条所述第一走线；

具有多条平行排布的所述第二走线；

其中，所述第一走线与所有所述第二走线均交叉。

优选的，在上述的半导体器件中，所述交叉位置上均具有一个所述通孔；在第一方向上相邻的第一交叉位置与第二交叉位置之间具有N个所述通孔，所述第一方向为所述第一走线的延伸方向；

N＝floor((S+En1+En2-smin)/(smin+w))

s0＝(S+En1+En2–N*w)/(N+1)