[发明专利]形成半导体器件的源漏区外延层及半导体器件的方法在审

专利信息
申请号: 202011056593.5 申请日: 2020-09-30
公开(公告)号: CN112201625A 公开(公告)日: 2021-01-08
发明(设计)人: 姜楠 申请(专利权)人: 上海华力集成电路制造有限公司
主分类号: H01L21/8234 分类号: H01L21/8234;H01L29/08;H01L29/78
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 张彦敏
地址: 201203 上海市浦*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 形成 半导体器件 区外 方法
【权利要求书】:

1.一种形成半导体器件的源漏区外延层的方法,其特征在于,包括:

S1:提供一半导体衬底,在半导体衬底上形成浅沟槽隔离结构,由浅沟槽隔离结构隔离出有源区;

S2:在有源区内形成多个伪栅极结构;

S3:在伪栅极结构的两侧自对准形成有凹槽;

S4:在凹槽内形成外延层;

S5:形成介质层,介质层覆盖伪栅极结构的上表面和伪栅极结构之间的间隙,形成光刻胶,并进行曝光显影以将凹槽区域显开;

S6:进行刻蚀工艺,以将凹槽内的部分外延层刻蚀掉,使剩余的外延层构成第一层外延层,并使第一层外延层完全覆盖凹槽内壁;

S7:去除剩余的光刻胶和介质层;以及

S8:依次形成第二层外延层和第三层外延层,由第一层外延层、第二层外延层和第三层外延层构成源漏区的嵌入式外延层。

2.根据权利要求1所述的形成半导体器件的源漏区外延层的方法,其特征在于,步骤S2还包括首先在有源区内形成多个鳍体,在每一鳍体上形成所述多个伪栅极结构。

3.根据权利要求1所述的形成半导体器件的源漏区外延层的方法,其特征在于,在步骤S4中外延层填充凹槽。

4.根据权利要求3所述的形成半导体器件的源漏区外延层的方法,其特征在于,外延层完全填充凹槽。

5.根据权利要求1所述的形成半导体器件的源漏区外延层的方法,其特征在于,步骤S5中的介质层为底部抗反射层。

6.根据权利要求1所述的形成半导体器件的源漏区外延层的方法,其特征在于,所述刻蚀工艺为各向同性刻蚀。

7.根据权利要求1所述的形成半导体器件的源漏区外延层的方法,其特征在于,所述第一层外延层、第二层外延层和第三层外延层为锗硅外延层。

8.根据权利要求1所述的形成半导体器件的源漏区外延层的方法,其特征在于,所述第一层外延层、第二层外延层和第三层外延层为磷硅外延层。

9.一种形成半导体器件的方法,其特征在于,包括:

S1:提供一半导体衬底,在半导体衬底上形成浅沟槽隔离结构,由浅沟槽隔离结构隔离出有源区;

S2:在有源区内形成多个伪栅极结构;

S3:在伪栅极结构的两侧自对准形成有凹槽;

S4:在凹槽内形成外延层;

S5:形成介质层,介质层覆盖伪栅极结构的上表面和伪栅极结构之间的间隙,形成光刻胶,并进行曝光显影以将凹槽区域显开;

S6:进行刻蚀工艺,以将凹槽内的部分外延层刻蚀掉,使剩余的外延层构成第一层外延层,并使第一层外延层完全覆盖凹槽内壁;

S7:去除剩余的光刻胶和介质层;以及

S8:依次形成第二层外延层和第三层外延层,由第一层外延层、第二层外延层和第三层外延层构成源漏区的嵌入式外延层;

S9:在源漏区的嵌入式外延层中进行源漏注入,形成半导体器件的源极和漏极;以及

S10:进行金属栅置换工艺,将多晶硅栅置换为金属栅。

10.根据权利要求9所述的形成半导体器件的方法,其特征在于,所述半导体器件为鳍式场效晶体管。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202011056593.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top