[发明专利]半导体装置的制造方法以及等离子体处理装置

说明书

本发明提供半导体装置的制造方法以及等离子体处理装置。在具有在与基板垂直的方向上层叠细线状或者片状的沟道的层叠沟道的GAA型FET或者纳米叉型FET这样的三维构造器件的制造工序中，在不使与具有不同的阈值电压的FET之间扩大的情况下分别制作功函数控制金属。因此，执行如下工序：第1工序(S10)，进行将掩模材料(23)开口的各向异性蚀刻，直到功函数控制金属膜(22)露出为止；第2工序(S11)，使保护膜(26)沉积；第3工序(S12)，保留沉积于在第1工序中开口的掩模材料的侧壁的保护膜地进行将保护膜去除的各向异性蚀刻；以及第4工序(S13)，进行将沟道间的掩模材料相对于保护膜以及功函数控制金属膜选择性地去除的各向同性蚀刻。

技术领域

本发明涉及半导体元件的制造方法以及等离子体处理装置。

背景技术

为了不断提高集成电路芯片的功能/性能，晶体管的微细化是必不可少的。为了实现晶体管的微细化，进行了用于谋求微细化的晶体管的性能提高的与元件的构造、材料相关的各种研究。例如，可举出在金属氧化膜半导体场效应晶体管(MOSFET：Metal OxideSemiconductor Field Effect Transistor)中向源极/漏极区域导入应变、导入高介电栅极绝缘膜及金属元素金属、从平面(Planar)型导入鳍(Fin)型那样的新构造等。

Fin型FET通过用栅极覆盖具有三维构造的鳍型沟道的周围，能够提高栅极的控制性，抑制由伴随晶体管的微细化的栅极长度的缩小引起的短沟道效应(即，漏电流增大)。进而，若进一步微细化，则预想将沟道设为线状或者片状的层叠体，成为其周围被栅极覆盖的栅极环绕型FET(GAA：Gate All Mound)。GAA型FET通过用栅极完全覆盖线状或者片状的沟道(纳米线沟道/纳米片沟道)周围，与Fin型FET相比，能够进一步提高栅极控制性，进一步抑制短沟道效应。

在Fin型FET、GAA型FET的任一个中，在FET的沟道上层叠栅极绝缘膜、功函数控制金属、低电阻栅极金属。其中，功函数控制金属决定用于FET成为动作状态的阈值电压，因此需要根据FET的种类/用途使用适当的金属材料。因此，在FET的制造工艺中，需要按每个FET的种类更换功函数控制金属的工序，会使制造工艺复杂化，并且对晶体管的微细化来说会成为制约。

专利文献1涉及Fin型FET，公开了如下方法：由掩模材料覆盖层叠有第1功函数控制金属的fin来进行图案化，使特定的fin露出而去除第1功函数控制金属，在此基础上，层叠第2功函数控制金属。

专利文献2涉及GAA型FET，公开了用栅极绝缘膜以及功函数控制金属将层叠的沟道间填埋的GAA型FET。

非专利文献1提出了用绝缘膜将水平方向上排列的一对纳米片沟道间埋入而使功函数控制金属不进入的构造(称为“纳米叉构造(Stacked nanosheet fork structure)”)。由于能够缩短由绝缘膜分离的纳米片沟道间的间隔，因此有利于微细化。

在先技术文献

专利文献

专利文献1：国际公开第2013/101007号

专利文献2：美国专利申请公开第2018/0308768号说明书

非专利文献

非专利文献1：P.Weckx et al.，“Stacked nanosheet fork architecture forSRAM design and device co-optimization toward 3nm”，Proceedings of IEDM 2017，2017年，pp.505～508

发明内容

发明要解决的课题