[发明专利]半导体器件及其制造方法及包括该器件的电子设备

说明书

公开了一种半导体器件及其制造方法及包括该器件的电子设备。根据实施例，半导体器件包括：衬底；在衬底上形成的竖直有源区，包括沿竖直方向依次设置的第一源/漏区、沟道区和第二源/漏区；绕沟道区的外周形成的栅堆叠；第二源/漏区上方到第二源/漏区的第一接触部，其中，第一接触部外周与第二源/漏区外周基本上对准。

技术领域

本公开涉及半导体领域，具体地，涉及竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中， 源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置， 缩小水平型器件所占的面积，一般要求源极、漏极和栅极所占的面积缩 小，使器件性能变差(例如，功耗和电阻增加)，故水平型器件的面积不 易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致 垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件所 占的面积更容易缩小。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的 竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

根据本公开的一个方面，提供了一种半导体器件包括：衬底；在衬 底上形成的竖直有源区，包括沿竖直方向依次设置的第一源/漏区、沟道 区和第二源/漏区；绕沟道区的外周形成的栅堆叠；第二源/漏区上方到 第二源/漏区的第一接触部，其中，第一接触部外周与第二源/漏区外周 基本上对准。

根据本公开的一个方面，提供了一种半导体器件，其包括：衬底； 在衬底上形成的竖直有源区，包括沿竖直方向依次设置的第一源/漏区、 沟道区和第二源/漏区；绕沟道区的外周形成的栅堆叠；在栅堆叠上方且 在有源区的侧壁形成的隔离墙；在栅堆叠上方且在隔离墙侧壁上形成的 自对准金属触部。

根据本公开的另一方面，提供了一种制造半导体器件的方法，包括： 在衬底上设置有源区材料层；在有源区材料层上设置硬掩模层，硬掩模 层包括用于限定有源区的第一部分；以硬掩模层为掩模，对有源区材料 层进行构图，从而限定竖直有源区；在衬底上形成层间电介质层，并对 其进行平坦化处理，以露出硬掩模层；选择性刻蚀硬掩模层，以去除硬掩模层，从而在层间电介质层中留下与竖直有源区相对应的第一槽；在 第一槽中填充导电材料，以形成第一接触部。

根据本公开的另一方面，提供了一种电子设备，包括由上述半导体 器件形成的集成电路。

根据本公开的实施例，第一接触部外周与第二源/漏区外周基本上对 准，从而增加了器件的集成密度且减少了掩模步骤，从而减少了制造成 本，此外，由于形成自对准接触部和接触柱体，增加了集成密度且减少 了形成接触部的难度。由此可以形成具有高深宽比的金属接触部(避免 了例如使用等离子刻蚀法刻蚀接触孔并用诸如金属之类的材料重新填充 接触孔的工艺难度)，并且由于减小了光刻步骤而减小了光刻未对准的风 险，从而进一步增加了集成密度。此外，由于没有采用双构图，减小了 制造成本。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他 目的、特征和优点将更为清楚，在附图中：

图1至14示出了根据本公开实施例的制造半导体器件的流程的示意 图；

图15至21示出了根据本公开另一实施例的制造半导体器件的流程 的示意图；

图22至29示出了根据本公开的又一实施例的制造半导体器件的流 程的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描 述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中， 省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。