[发明专利]半导体器件

说明书

一种半导体器件，包括第一多个沟槽状结构和第二多个禁用沟槽状结构。所述第一多个沟槽状结构中的每一个包括与栅极金属相接触的栅电极和与源极金属相接触的源电极。所述第二多个禁用沟槽状结构与所述第一多个沟槽状结构交错设置。

相关美国申请

本发明针对如下案件的分案申请：申请日：2012-5-17，,申请号201280027379.4，发明名称：半导体器件。

本发明要求2011年5月18日提交的名称为“具有降低的栅电荷(gate charge)和更高优值系数(figure of merit)的半导体器件”的美国临时申请No.61/487,627的优先权，在此将其全文并入作为参考。

背景技术

为了实现节能的功率变换系统，用作核心开关(core switch)的功率MOSFET(金属氧化物半导体场效应晶体管)需要低栅电荷和低通态电阻。例如，在DC(直流)至DC变换器(例如同步降压变换器)中，使用两个MOSFET，一个用作“高边”MOSFET，另一个用作“低边”MOSFET。高边MOSFET由外部使能信号和负载上的源电流控制，而低边MOSFET将负载与地连接或者断开以减小(sink)负载的电流。

对于高边和低边的每一个MOSFET具有一些具体特征和要求。例如，低边MOSFET需要较低通态电阻，而高边MOSFET需要具有较低栅电荷的高速开关特征。

MOSFET性能的一个广泛应用的衡量标准是优值系数(FOM)，其定义为特定栅电压下栅电荷乘以漏源电阻。较低的优值系数数值表示高边MOSFET的较好性能。

能够获得较低栅电荷并因此获得较低优值系数数值的MOSFET用作，例如DC至DC变换器中的高边MOSFET，会既有用也有利。

发明内容

本发明的实施方式提供具有较低栅电荷和较低FOM数值的高效和新颖的金属/绝缘体/半导体(MIS)器件(例如MOSFET)。

一个实施方式提供了一种半导体器件(例如MOSFET)，包括第一沟槽状结构组和第二沟槽状结构组(为了简洁之目的，下文中将沟槽状结构称为沟槽)。第一组中的每个沟槽包括与栅极金属相接触的栅电极，并包括与源极金属相接触并与栅电极绝缘的源电极。第二组中的每个沟槽都被禁用。

在一个实施方式中，源极金属层穿过使用的第一沟槽组和禁用的第二沟槽组。在该实施方式中，每个禁用的沟槽包括单一多晶硅区。每个禁用的沟槽中的所述多晶硅区与使用的沟槽中的源电极和栅电极大体上位于相同平面中。每个禁用的沟槽中的多晶硅区与所述半导体器件的有源核心区(active core region)内的源极金属层相接触并与栅极金属也接触。相反，在使用的沟槽中，所述栅电极位于源电极与源极金属层之间并与源极金属层绝缘，但与栅极金属相接触。并且，在使用的沟槽中，源电极在有源核心区之外与源极金属相接触，但在所述有源核心区内与源极金属层绝缘。

禁用的第二沟槽组与使用的第一沟槽组交错设置。在一个实施方式中，使用的第一沟槽组和禁用的第二沟槽组以交替方式交错设置。即，在一个实施方式中，每隔一个沟槽进行禁用。在其他的实施方式中，每隔两个沟槽或者每隔三个沟槽进行禁用，等等。

作为意外的优势，例如一半的沟槽被禁用，则源漏电阻增加小于2倍，而不是预期的2倍，而栅电荷减小到大约二分之一。作为结果，通过如上所述禁用选择的沟槽可以有利地减小FOM的数值。

在一个实施方式中，在MOSFET中实施上述半导体器件特征。在一个实施方式中，在耦接至DC至DC变换器中的低边MOSFET的高边MOSFET中实施这些特征。

在读过下面由各个附图所说明的详细描述后，，本发明这些以及其他目的和优点将会被本领域普通技术人员所认识。

附图说明