[发明专利]LDMOS器件及其制造方法

说明书

本发明提供一种LDMOS器件及其制造方法，能与CMOS工艺兼容，将现有的深阱和体区合二为一，由此避免借助额外的掩膜版来形成体区，有效提高集成度，降低生产成本和工艺难度，最终获得了具有低导通电阻、高击穿电压的LDMOS器件。

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种LDMOS器件及其制造方法。

背景技术

近年来，LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)元件已广泛地应用在各种电源集成电路或智能型电源集成电路上。LDMOS元件在使用上需具有高击穿电压(breakdown voltage，BV)与低的导通电阻(on-stateresistance，Rdson)，以提高元件的效能，其中，击穿电压通常是指在保证不被击穿的情况下，栅极和漏极之间能够施加的最大电压。

目前一种典型的LDMOS器件结构，由于其漂移区和深阱的形成，是通过两张深阱注入掩膜版为掩膜，并分别通过离子注入来实现的，而体区则需要通过一张额外的掩膜版掩膜以及离子注入形成，制作工艺相对复杂，且制作成本较高。因此，LDMOS器件结构及其制造方法，亟待改进。

发明内容

本发明的目的在于提供一种LDMOS器件及其制造方法，无需额外的掩膜工艺即可形成体区，在降低制造成本的同时，实现低导通电阻和较高的击穿电压性能。

为解决上述问题，本发明提出一种LDMOS器件，包括：

半导体衬底，所述半导体衬底为第一导电类型；

体区和漂移区，均位于所述半导体衬底中，且所述体区为所述第一导电类型，所述漂移区为第二导电类型，所述体区包括离子注入能量依次降低且在所述半导体衬底中向下延伸的深度依次变浅的第一能量离子注入层、第二能量离子注入层、第三能量离子注入层，且所述漂移区至少与所述体区间隔开或邻接；

栅极结构，位于所述体区和所述漂移区之间的所述半导体衬底上且至少覆盖所述体区的第二能量离子注入层的一部分以及覆盖所述漂移区的一部分；

源区和漏区，为所述第二导电类型，位于所述栅极结构的两侧并分别形成于所述体区的第三能量离子注入层内和所述漂移区内，所述漏区与所述第一能量离子注入层、第二能量离子注入层、第三能量离子注入层均间隔开；

体接触区，为所述第一导电类型，位于所述体区的第三能量离子注入层内且位于所述源区远离所述栅极结构的一侧。

进一步的，所述第一能量离子注入层、第二能量离子注入层、第三能量离子注入层均横向地向所述漂移区延伸，且均与所述漂移区间隔开，以实现所述体区与所述漂移区间隔开，或者所述第一能量离子注入层、第二能量离子注入层、第三能量离子注入层均横向地向所述漂移区延伸，且至少其中的一层和所述漂移区邻接，以实现所述体区与所述漂移区邻接。

进一步的，所述第一能量离子注入层的离子注入能量为200KeV～450KeV，所述第二能量离子注入层的离子注入能量为80KeV～150KeV，所述第三能量离子注入层的离子注入能量为5KeV～50KeV。

进一步的，所述多步离子注入中，形成所述第三能量离子注入层的离子注入剂量分别高于形成所述第一能量离子注入层和形成所述第二能量离子注入层的离子注入剂量。

进一步的，所述第一能量离子注入层的离子注入剂量为1e¹³/cm²～5e¹³/cm²，所述第二能量离子注入层的离子注入剂量为1e¹³/cm²～5e¹³/cm²，所述第三能量离子注入层的离子注入剂量为2e¹³/cm²～5e¹⁴/cm²。