[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明实施例涉及半导体结构及其制造方法。

背景技术

集成电路(IC)的制造已经受到形成在半导体器件中的IC的密度的增加所驱动。这通过实施更激进的设计规则以允许形成更大密度的IC器件的来完成。但是，诸如晶体管的IC器件的增加的密度还增加了处理具有减小的部件尺寸的半导体器件的复杂性。

发明内容

根据本发明的一些实施例，提供了一种半导体结构，包括：半导体衬底；介电层，存在于所述半导体衬底上；缓冲层，存在于所述半导体衬底和所述介电层之间的；至少一个凹槽，穿过所述介电层和所述缓冲层延伸至所述半导体衬底内，其中，所述缓冲层相对于蚀刻工艺具有去除速率以形成所述凹槽，并且所述缓冲层的去除速率介于所述半导体衬底的去除速率和所述介电层的去除速率之间；以及至少一个导体，存在于所述凹槽内。

根据本发明的另一些实施例，还提供了一种半导体结构，包括：半导体衬底，所述半导体衬底中具有至少一个凹槽；缓冲层，存在于所述半导体衬底上并且所述缓冲层中具有至少一个开口；介电层，存在于所述缓冲层上并且所述介电层中具有至少一个开口，其中，所述介电层的开口、所述缓冲层的开口和所述半导体衬底的凹槽相互连通，所述缓冲层对用于蚀刻所述凹槽的蚀刻剂的具有蚀刻阻抗，并且所述缓冲层的蚀刻阻抗介于所述半导体衬底的蚀刻阻抗和所述介电层的蚀刻阻抗之间；以及至少一个导体，至少位于所述凹槽中。

根据本发明的又一些实施例，还提供了一种制造半导体结构的方法，包括：在半导体衬底上形成缓冲层；在所述缓冲层上形成介电层；在所述半导体衬底中形成穿过所述缓冲层和所述介电层的至少一个凹槽，其中，所述缓冲层相对于形成所述凹槽具有去除速率，且所述缓冲层的去除速率介于所述半导体衬底的去除速率和所述介电层的去除速率之间；以及在所述凹槽中形成至少一个导体。

附图说明

当结合附图阅读时，将从以下详细说明中最好地理解本发明的方面。应当注意，根据行业的标准实践，则各种部件并未按照比例绘制。事实上，为了简化说明，可以任意增加或减少各种部件的尺寸。

图1是根据本发明的一些实施例的制造半导体器件的方法的操作流程图。

图2A至2L是根据本发明的一些实施例的制造半导体器件的方法的截面图。

具体实施方式

以下公开提供了多个不同的实施例或实例，用于实施所提供的主题的不同部件。以下描述组件和装置的特定实例，以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下说明书中的第二部件上或上方的第一部件的形成可包含第一和第二部件直接接触的实施例，且还可包含在第一和第二部件之间形成附加部件、使第一和第二部件不直接接触的实施例。此外，本发明可重复在各实例中的参考数字和/或字母。这种重复是为了简单和清楚，其本身不规定所讨论的各个实施例和/或构造之间的关系。

这里所使用的术语仅仅是用于描述特定实施例，并不旨在限制本发明。正如本文使用的单数形式“一”、“一个”和“该”旨在同样包含复数形式，除非上下文另外明确指出。还应当理解，当术语“包括”和/或“包含”，或者“含有”和/或“包住”或者“具有”和/或“有”用在本说明书中时，其指存在多个列出的部件、区域、整数、操作、元件和/或组件，但并不排除存在或附加一个或多个其他部件、区域、整数、操作、元件、组件和或/其组合。

此外，为了便于描述，本文使用例如“下方”、“下面”、“低于”、“上方”、“上面”等空间相对术语，以描述如图所示的一个元件或部件与另一元件或部件的关系。空间相对术语用以包含除了附图所示的定向之外在使用或操作中的器件的不同定向。装置可被另外定向(旋转90度或在其他定向)，且此处使用的空间相对叙词可做相应解释。

除非另外限定，这里使用的所有术语(包括技术术语和科学术语)具有本发明所属的技术领域内的普通技术人员所通常理解的相同的含义。还应当理解，此处使用的术语，比如常用词典中定义的术语应被解释为具有与相关技术和本发明的上下文中的意义一致的意义，并且不应理想化或过于正式地解释，除非在此明确界定。