[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明属于半导体技术领域，特别是涉及一种半导体器件及其形成方法。

背景技术

结合图1和图2所示，现有射频（RF）电路包括：衬底1；位于衬底1的晶体管，包括：栅极2、源极3和漏极4；位于衬底1和晶体管上的第一层间介质层5；位于第一层间介质层5内的第一导电插塞7A、第二导电插塞7B和第三导电插塞7C，第一导电插塞7A与栅极2电连接，第二导电插塞7B与源极3电连接，第三导电插塞7C与漏极4电连接；位于第一层间介质层5上的第一互连线6A、第二互连线6B和第三互连线6C，三者位于同一层，第一互连线6A与第一导电插塞7A电连接，第二互连线6B与第二导电插塞7B电连接，第三互连线6C和第三导电插塞7C电连接；位于第一互连线6A、第二互连线6B、第三互连线6C和第一层间介质层5上的第二层间介质层8。

射频电路工作时，射频信号会经由第二互连线6B上方的其他互连线（未图示）发送至第二互连线6B、再被第三互连线6C接收，或者，射频信号会经由第三互连线6C上方的其他互连线（未图示）发送至第三互连线6C、再被第二互连线6B接收。

但是，在实际应用中发现，该射频电路中存在严重的射频信号泄漏现象，降低了射频电路的性能。

发明内容

本发明要解决的问题是：射频电路中存在严重的射频信号泄漏现象，降低了射频电路的性能。

为解决上述问题，本发明提供了一种半导体器件，包括：

衬底；

位于衬底的晶体管，包括：栅极、源极和漏极；

位于所述衬底和晶体管上的第一层间介质层；

位于所述第一层间介质层内的第一导电插塞和第二导电插塞；

位于所述第一层间介质层上的第一互连线和第二互连线，所述第一互连线与第一导电插塞电连接，所述第二互连线与第二导电插塞电连接；

位于所述第一层间介质层、第一互连线和第二互连线上的第二层间介质层；

位于所述第一层间介质层和第二层间介质层内的第三导电插塞；

位于所述第二层间介质层上的第三互连线，所述第三互连线与第三导电插塞电连接；

所述第一导电插塞、第二导电插塞和第三导电插塞中，一个与所述源极电连接、一个与所述漏极电连接、另一个与所述栅极电连接。

可选的，所述半导体器件为射频开关。

可选的，还包括：位于所述第二层间介质层内的第四导电插塞和第五导电插塞，所述第四导电插塞与第一互连线电连接，所述第五导电插塞与第二互连线电连接；

位于所述第二层间介质层上的第四互连线和第五互连线，所述第四互连线与第四导电插塞电连接，所述第五互连线与第五导电插塞电连接。

另外，本发明还提供了一种半导体器件的形成方法，包括：

提供衬底；

形成位于所述衬底的晶体管，所述晶体管包括：栅极、源极和漏极；

在所述衬底和晶体管上形成第一层间介质层；

在所述第一层间介质层内形成第一导电插塞和第二导电插塞；

在所述第一层间介质层上形成第一互连线和第二互连线，所述第一互连线与第一导电插塞电连接，所述第二互连线与第二导电插塞电连接；

在所述第一互连线、第二互连线和第一层间介质层上形成第二层间介质层；

在所述第一层间介质层及第二层间介质层内形成第三导电插塞；

在所述第二层间介质层上形成第三互连线，所述第三互连线与第三导电插塞电连接；

所述第一导电插塞、第二导电插塞和第三导电插塞中，一个与所述源极电连接、一个与所述漏极电连接、另一个与所述栅极电连接。

可选的，形成所述第三互连线之前，还包括：在所述第二层间介质层内形成第四导电插塞和第五导电插塞，所述第四导电插塞与第一互连线电连接，所述第五导电插塞与第二互连线电连接；

在形成所述第三互连线的同时，还在所述第二层间介质层上形成第四互连线和第五互连线，所述第四互连线与第四导电插塞电连接，所述第五互连线与第五导电插塞电连接。

可选的，所述第三导电插塞、第四导电插塞和第五导电插塞的形成方法包括：

对所述第二层间介质层进行第一刻蚀，以形成露出所述第一互连线的第一孔，及露出所述第二互连线的第二孔；

对所述第二层间介质层及第一层间介质层进行第二刻蚀，以形成第三孔；

向所述第一孔、第二孔及第三孔内填充金属，填充有金属的第一孔为第四导电插塞，填充有金属的第二孔为第五导电插塞，填充有金属的第三孔为第三导电插塞。