[发明专利]半导体器件及其形成方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底；

位于所述衬底的晶体管，包括：栅极、源极和漏极；

位于所述衬底和晶体管上的第一层间介质层；

位于所述第一层间介质层内的第一导电插塞和第二导电插塞；

位于所述第一层间介质层上的第一互连线和第二互连线，所述第一互连线与第一导电插塞电连接，所述第二互连线与第二导电插塞电连接；

位于所述第一层间介质层、第一互连线和第二互连线上的第二层间介质层；

位于所述第一层间介质层和第二层间介质层内的第三导电插塞；

位于所述第二层间介质层上的第三互连线，所述第三互连线与第三导电插塞电连接；

所述第一导电插塞、第二导电插塞和第三导电插塞中，一个与所述源极电连接、一个与所述漏极电连接、另一个与所述栅极电连接。

2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为射频开关。

3.如权利要求1所述的半导体器件，其特征在于，还包括：位于所述第二层间介质层内的第四导电插塞和第五导电插塞，所述第四导电插塞与第一互连线电连接，所述第五导电插塞与第二互连线电连接；

位于所述第二层间介质层上的第四互连线和第五互连线，所述第四互连线与第四导电插塞电连接，所述第五互连线与第五导电插塞电连接。

4.一种半导体器件的形成方法，其特征在于，包括：

提供衬底；

形成位于所述衬底的晶体管，所述晶体管包括：栅极、源极和漏极；

在所述衬底和晶体管上形成第一层间介质层；

在所述第一层间介质层内形成第一导电插塞和第二导电插塞；

在所述第一层间介质层上形成第一互连线和第二互连线，所述第一互连线与第一导电插塞电连接，所述第二互连线与第二导电插塞电连接；

在所述第一互连线、第二互连线和第一层间介质层上形成第二层间介质层；

在所述第一层间介质层及第二层间介质层内形成第三导电插塞；

在所述第二层间介质层上形成第三互连线，所述第三互连线与第三导电插塞电连接；

所述第一导电插塞、第二导电插塞和第三导电插塞中，一个与所述源极电连接、一个与所述漏极电连接、另一个与所述栅极电连接。

5.如权利要求4所述的形成方法，其特征在于，形成所述第三互连线之前，还包括：在所述第二层间介质层内形成第四导电插塞和第五导电插塞，所述第四导电插塞与第一互连线电连接，所述第五导电插塞与第二互连线电连接；

在形成所述第三互连线的同时，还在所述第二层间介质层上形成第四互连线和第五互连线，所述第四互连线与第四导电插塞电连接，所述第五互连线与第五导电插塞电连接。

6.如权利要求5所述的形成方法，其特征在于，所述第三导电插塞、第四导

电插塞和第五导电插塞的形成方法包括：

对所述第二层间介质层进行第一刻蚀，以形成露出所述第一互连线的第一孔，及露出所述第二互连线的第二孔；

对所述第二层间介质层及第一层间介质层进行第二刻蚀，以形成第三孔；

向所述第一孔、第二孔及第三孔内填充金属，填充有金属的第一孔为第四导电插塞，填充有金属的第二孔为第五导电插塞，填充有金属的第三孔为第三导电插塞。

7.如权利要求5所述的形成方法，其特征在于，形成第二层间介质层之前，

在所述第一互连线和第二互连线上形成刻蚀阻挡层；

所述第三导电插塞、第四导电插塞和第五导电插塞的形成方法包括：

在所述第二层间介质层上形成图形化光刻胶层；

以所述图形化光刻胶层为掩模进行刻蚀，以在第二层间介质层内形成露出所述第一互连线的第一孔及露出所述第二互连线的第二孔，同时在第二层间介质层及第一层间介质层内形成第三孔；

去除所述图形化光刻胶层之后，向所述第一孔、第二孔及第三孔内填充金属，填充有金属的第一孔为第四导电插塞，填充有金属的第二孔为第五导电插塞，填充有金属的第三孔为第三导电插塞。

8.如权利要求7所述的形成方法，其特征在于，所述刻蚀阻挡层的材料为TiN。

9.如权利要求4所述的形成方法，其特征在于，所述第一层间介质层的厚度为0.5至1微米，所述第二层间介质层的厚度为0.5至1.5微米。