[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体地涉及包括金属栅和高K栅介质的半导体器件及其制造方法。

背景技术

随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸不断减小。MOSFET的尺寸缩小导致栅电流泄漏的严重问题。高K栅介质的使用使得可以在保持等效氧化物厚度(EOT)不变的情形下增加栅介质的物理厚度，因而可以降低栅隧穿漏电流。然而，传统的多晶硅栅与高K栅介质不兼容。金属栅与高K栅介质一起使用不仅可以避免多晶硅栅的耗尽效应，减小栅电阻，还可以避免硼穿透，提高器件的可靠性。因此，金属栅和高K栅介质的组合在MOSFET中得到了广泛的应用。金属栅和高K栅介质的集成仍然面临许多挑战，如热稳定性问题、界面态问题。特别是由于费米钉扎效应，采用金属栅和高K栅介质的MOSFET难以获得适当低的阈值电压。

在集成N型和P型MOSFET的CMOS应用中，为了获得合适的阈值电压，N型MOSFET的有效功函数应当在Si的导带底附近(4.1eV左右)，P型MOSFET的有效功函数应当在Si的价带顶附近(5.2eV左右)。可以针对N型MOSFET和P型MOSFET分别选择不同的金属栅和高K栅介质的组合以实现所需的阈值电压。结果，需要在一个芯片上形成双金属栅和双高K栅介质。在半导体器件的制造期间，分别针对N型和P型MOSFET的金属栅和高K栅介质执行各自的光刻和蚀刻步骤。因此，用于制造包括双金属栅和双栅介质的半导体器件的方法工艺复杂，不适合批量生产，这进一步导致成本高昂。

发明内容

本发明的目的是提供一种改进的半导体器件及其方法，其中可以在制造过程调节半导体器件的有效功函数。

根据本发明的一方面，提供一种半导体器件的制造方法，所述方法包括：在半导体衬底中形成源/漏区；在半导体衬底上形成界面氧化物层；在界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；通过共形掺杂在第一金属栅层中注入掺杂剂；以及进行退火以改变栅叠层的有效功函数，其中栅叠层包括第一金属栅层、高K栅介质和界面氧化物层。在优选的实施例中，所述半导体器件包括在一个半导体衬底上形成的N型MOSFET和P型MOSFET，并且在N型MOSFET的第一金属栅层注入用于减小有效功函数的掺杂剂，在P型MOSFET的第一金属栅层中注入于增加有效功函数的掺杂剂。

根据本发明的另一方面，提供一种半导体器件，包括：位于半导体衬底中的源/漏区；位于半导体衬底上的界面氧化物层；位于界面氧化物层上的高K栅介质；以及位于高K栅介质上的第一金属栅层，其中掺杂剂分布在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子，从而改变栅叠层的有效功函数，其中栅叠层包括第一金属栅层、高K栅介质和界面氧化物层。

根据本发明，一方面，在高K栅介质的上界面处聚积的掺杂剂改变了金属栅的性质，从而可以有利地调节相应的MOSFET的有效功函数。另一方面，在高K栅介质的下界面处聚积的掺杂剂通过界面反应还形成合适极性的电偶极子，从而可以进一步有利地调节相应的MOSFET的有效功函数。该方法获得的半导体器件的性能表现出良好的稳定性和显著的调节金属栅的有效功函数的作用。针对两种类型的MOSFET选择不同的掺杂剂，可以减小或增加有效功函数。在CMOS器件中，仅仅通过改变掺杂剂，就可以分别调节两种类型的MOSFET的阈值电压，而不需要分别使用金属栅和栅介质的不同组合。因此，该方法可以省去相应的沉积步骤和掩模及刻蚀步骤，从而实现了简化工艺且易于大量生产。共形掺杂改善了掺杂剂的分布均匀性，从而可以抑制阈值电压的随机波动。

附图说明

为了更好的理解本发明，将根据以下附图对本发明进行详细描述：

图1至12示意性地示出根据本发明的方法的一个实施例在制造半导体器件的各个阶段的半导体结构的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在下文的描述中，无论是否显示在不同实施例中，类似的部件采用相同或类似的附图标记表示。在各个附图中，为了清楚起见，附图中的各个部分没有按比例绘制。