[发明专利]半导体封装、封装堆叠结构及其上封装

说明书

技术领域

本发明构思的实施方式涉及半导体器件、封装基板、半导体封装、封装堆叠结构以及电子系统，其具有功能不对称的导电元件。

背景技术

在移动电子系统中，已经越来越需要尺寸小、薄且重量轻的电子部件。对于新的移动装置，诸如移动电话或平板PC尤其如此，因为现今这些装置仅有小的空间可用于它们的部件。

发明内容

在一个实施方式中，一种封装堆叠结构包括：上封装，包括具有第一边缘和与第一边缘相反的第二边缘的上封装基板，上封装基板具有靠近第一边缘布置的第一区和靠近第二边缘布置的第二区，上封装包括叠置在上封装基板上面的第一上半导体器件；下封装，具有下封装基板和下半导体器件，下封装通过多个封装间连接器连接到上封装。多个封装间连接器包括：第一封装间连接器，配置为传输数据信号；第二封装间连接器，配置为传输地址/控制信号；第三封装间连接器，配置为提供用于地址/控制电路的参考电压；第四封装间连接器，配置为提供用于数据电路的参考电压。第一封装间连接器和第二封装间连接器的大部分设置在第一区中，并且第三封装间连接器的大部分设置在第二区中。

附图说明

本发明构思的上述及其它特征和优点将通过如附图中所示的本发明构思的优选实施方式的更详细描述而变得明显，其中在不同的视图中相同的附图标记始终指代相同的部件。附图不必按比例绘制，而重点在于示出本发明构思的原理。附图中：

图1A至图1D是概念平面图，示出根据本发明构思的一些实施方式的半导体器件的输入/输出（I/O）元件的布置；

图2A至图2D是示意性地示出根据本发明构思的一些实施方式的半导体器件的输入/输出（I/O）元件的再分布方法的平面图以及沿着图2A的线I-I’截取的截面图；

图3A至图3I是根据本发明构思的不同实施方式的封装堆叠结构的分解透视图；

图3J是示出根据本发明构思的一实施方式的图3A的封装堆叠结构的平面图；

图4A和图4B是根据本发明构思的不同实施方式的上封装的横向截面图和纵向截面图；

图5A至图5J是根据本发明构思的不同实施方式的封装堆叠结构的横向截面图、纵向截面图和局部分解图，所述封装堆叠结构例如为系统级封装（system-on-package，SOP）或层叠封装（POP）堆叠结构；

图6A至图6K是根据本发明构思的不同实施方式的封装堆叠结构的分解透视图；

图7A至图7H是根据本发明构思的不同实施方式的上封装的示意图；

图8A至图8I是根据本发明构思的一些实施方式的下封装的横向截面图、纵向截面图和局部分解图；

图9A至图9H是根据本发明构思的不同实施方式的封装堆叠结构的截面图；

图10是概念平面图，示出根据本发明构思的一些实施方式的半导体器件的接合焊盘（bonding pad）的布置；

图11A和图11B是根据本发明构思的一些实施方式的半导体封装的横向截面图、纵向截面图和局部分解图；

图12A至图12J是根据本发明构思的不同实施方式的封装堆叠结构的横向截面图和纵向截面图；

图13A至图13D是根据本发明构思的一些实施方式的上封装的示意性横向截面图；

图14A至图14U是本发明构思的不同实施方式的封装堆叠结构的横向截面图和纵向截面图；

图15A至图15D是根据本发明构思的不同实施方式的封装间连接器的示意图；

图16A和图16B是根据本发明构思的一些实施方式的模块的示意图；

图17是根据本发明构思的一些实施方式的电子系统的框图；

图18是在其中使用根据本发明构思的一些实施方式的封装堆叠结构或半导体器件的电子系统的示意图；

图19是在其中使用根据本发明构思的一实施方式的电子系统的移动电话的示意图；

图20A是根据本发明构思的一个实施方式的示范性主半导体芯片的框图；

图20B是根据本发明构思的另一实施方式的示范性从半导体芯片的框图；以及

图20C是根据本发明构思的又一实施方式的示范性半导体封装的框图。

具体实施方式