[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造技术，尤其涉及一种通过焊锡将半导体芯片的凸起电极与衬底的引脚连接的半导体器件的有效的技术。

背景技术

在日本特开2000-77471号公报(专利文献1)中公开了通过焊锡将设置在半导体芯片上的凸起电极(由金构成)与布线基板的连接焊点进行连接的安装方法(倒装芯片安装方法)。

专利文献1日本特开2000-77471号公报

发明内容

倒装芯片安装方法是在半导体芯片的多个电极片上分别形成突起电极(凸起电极、突起)的方法。而且，通过焊锡将突起电极连接到布线基板侧的引脚，就可将半导体芯片与布线基板进行电连接。其中，所述突起电极例如可使用以金(Au)为主要成分的金属材料(请参照专利文献1)，并通过应用了引线键合技术的球焊法来形成。本案发明人对于如何降低以倒装芯片的连接方式制造的半导体器件的制造成本进行了研究，并于其中的环节之一如使用比金(Au)更廉价的铜(Cu)作为突起电极的主要成分的技术进行了研究，结果发现了如下的问题。

在使用了焊锡的倒装芯片安装方法中，先是在布线基板侧的引脚上涂布焊锡后，再使突起电极与焊锡接触，并通过回流处理(加热处理)使突起电极与焊锡接合。此时，突起电极为铜(Cu)时，比为金(Au)时更容易在突起电极的表面形成氧化膜。因此，在仅是通过事先在布线基板侧的引脚上涂布焊锡的连接方式中，以铜为主成分时的接合强度比以金为主成分时的接合强度低。由此，本案发明人对于事先在布线基板侧的引脚上及突起电极的表面上分别预先涂布焊锡的连接方法进行了如下探讨。

在突起电极的表面预先涂布焊锡的连接方法中，由于焊锡可防止或抑制突起电极(如由铜(Cu)构成)的表面发生氧化，所以可抑制焊锡和突起电极的接合强度降低的现象。但是，如果在布线基板侧的引脚上及突起电极的表面上分别预先涂布焊锡，因突起电极与引脚之间的焊锡量过多而可能导致焊锡渗到突起电极与引脚的接合区域的外围。如上所述，如果焊锡渗到接合区域的外围，根据相临的引脚间(或相临的突起电极之间)的距离，有可能因渗出的焊锡而使相临的引脚(或突起电极)被电连接，从而导致短路。即，这是造成半导体器件可靠性降低的原因。换言之，为了避免因焊锡渗出而导致相临引脚(或者突起电极间)间发生短路，阻碍了缩短多个引脚之间距离从而影响了半导体器件集成度的提高。即，阻碍了提高半导体器件实现高性能化(或小型化)。

鉴于上述问题，本发明的目的是提供一种可提高半导体器件可靠性的技术。

本发明的另一目的在于提供可降低半导体器件制造成本的技术。

本发明的所述内容及所述内容以外的目的和新特征在本说明书的描述及附图说明中写明。

下面简要说明关于本专利申请书所公开的发明中具有代表性的实施方式的概要。

本发明的实施方式之一即半导体器件的制造方法包括倒装芯片的连接工序，即通过焊锡将形成于半导体芯片的表面上且顶端部装载有第一焊锡的多个突起电极和布线基板的多条焊接引线进行电连接的工序。此时，所述多条焊接引线分别具有在俯视观察时由第一宽度构成的第一部分以及与所述第一部分一体形成、且在俯视观察时由比所述第一宽度窄的第二宽度构成的第二部分。另外，所述布线基板的所述多条焊接引线上预先涂布有多处第二焊锡。接着，在所述倒装芯片的连接工序中，以所述多个突起电极与所述多条焊接引线的所述第二部分重合的方式将所述半导体芯片配置在所述布线基板上。另外，在所述倒装芯片的连接工序中，通过对所述第二焊锡进行加热而使所述第二焊锡熔化。

下面简要说明关于本专利申请书中所公开的发明中根据具有代表性的实施方式所获得的效果。

即，通过本发明的实施方式，可提高半导体器件的可靠性。

附图说明

图1所示的是本发明一实施方式中半导体器件的芯片安装面侧的整体结构的平面图。

图2所示的是沿着图1的A-A线剖开的剖面图。

图3所示的是图1中的半导体芯片的表面(面向布线基板的面)侧的平面图。

图4所示的是去掉图1中的半导体芯片后的布线基板的芯片安装面侧的平面图。

图5所示的是图1中半导体器件的背面(安装面)侧的平面图。

图6所示的是图4的B部中引脚与突起电极的平面位置关系的扩大平面图。

图7所示的是沿着图6的C-C线剖开的扩大剖面图。

图8所示的是沿着图6的D-D线剖开的扩大剖面图。