[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及一种半导体器件制造方法，特别是涉及一种通过注入氧在STI中引入应力的浅沟槽制造方法。

背景技术

从90nm CMOS集成电路工艺起，随着器件特征尺寸的不断缩小，以提高沟道载流子迁移率为目的应力沟道工程(Strain ChannelEngineering)起到了越来越重要的作用。通过工艺方法在沟道区引入应力，能有效提高载流子迁移率，增大器件的驱动能力。

如下表1所示，研究表明，在(001)晶片上具有<110>晶向的沟道区的NMOS和PMOS的压电电阻系数具有较大差别，其中压电电阻系数的单位为10^-12cm²/dyn。

可见，在沟道长度方向，也即纵轴方向上，当沟道方向为在(001)晶片上的<110>方向时，PMOS表现为具有较高的压应力。因此，理论上可以通过在(001)晶片衬底上分别形成不同晶向的有源区(阱区)来分别制造NMOS和PMOS，使得各个MOSFET分别具有张应力或者压应力，从而有效提高载流子迁移率。但是，这种方法需要额外的复杂工艺步骤，例如分别在衬底上外延不同晶向的有源区、阱区，这延长了工艺时间、提高了制造成本。

另一种理论上可行的方案是利用不同材料、特别是不同晶体结构的材料之间接触界面具有的应力来向沟道区施加应力，例如衬底Si与源漏区SiGe、SiC之间的晶格不匹配，分别造成压应力和张应力，而适用于PMOS、NMOS。类似地，这种技术也需要额外的刻蚀衬底沟槽然后外延生长，同样成本高昂。

综上所述，现有的在沟道区引入应力的方法工艺复杂、成本高昂。

发明内容

由上所述，本发明的目的在于提供一种能简易、低成本地向沟道区引入应力的浅沟槽隔离制造方法。

为此，本发明提供了一种半导体器件制造方法，包括步骤：在衬底中形成浅沟槽；在浅沟槽中形成浅沟槽填充层；在浅沟槽填充层上形成衬垫盖层；向浅沟槽填充层中注入离子并退火，形成浅沟槽隔离。

其中，形成浅沟槽之后、形成浅沟槽填充层之前，还包括在浅沟槽中形成衬垫层。

其中，形成浅沟槽的步骤进一步包括：在衬底上形成硬掩膜层；光刻/刻蚀硬掩膜层形成硬掩膜层图形，具有多个暴露了衬底的开口；刻蚀开口中暴露的衬底，形成浅沟槽。

其中，形成浅沟槽填充层的步骤进一步包括：在浅沟槽中沉积浅沟槽填充层；平坦化浅沟槽填充层，直至暴露硬掩膜层；刻蚀浅沟槽填充层，使得浅沟槽填充层上表面低于硬掩膜层上表面。

其中，硬掩膜层至少包括第一硬掩膜层和第二硬掩膜层，刻蚀浅沟槽填充层而使得浅沟槽填充层上表面低于第一硬掩膜层上表面。

其中，衬垫层和/或衬垫盖层包括氮化物、氮氧化物。

其中，衬垫盖层的厚度为10～20nm。

其中，注入的离子至少包括O。其中，注入的离子还包括N、C、F、B、P、Ti、Ta、Hf。

其中，注入离子剂量大于等于10¹⁸cm^-2。

其中，浅沟槽填充层包括多晶硅、非晶硅、微晶硅。

依照本发明的半导体器件制造方法，通过向浅沟槽中填充材料注入离子而形成绝缘材料，由于填充材料体积膨胀而向衬底有源区施加压应力，从而提高了未来沟道区的载流子迁移率，提高了器件性能。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1至图6为依照本发明的半导体器件制造方法各步骤的剖面示意图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能简易、低成本地向沟道区引入应力的浅沟槽隔离制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。

以下将参照图1至图6的剖面示意图来详细说明依照本发明的器件的制造方法各步骤。

参照图1，在衬底1上形成硬掩膜层2，光刻/刻蚀硬掩膜层2以及衬底1形成浅沟槽，在浅沟槽中沉积衬垫层3。