[发明专利]半导体器件制造方法有效
| 申请号： | 201210067438.2 | 申请日： | 2012-03-14 |
| 公开（公告）号： | CN103311123A | 公开（公告）日： | 2013-09-18 |
| 发明（设计）人： | 殷华湘;任哲;徐秋霞;陈大鹏 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 制造 方法 | ||
1.一种半导体器件制造方法，包括：
在衬底上形成第二组硬掩膜层；
在第二组硬掩膜层上形成第一组硬掩膜层；
光刻/刻蚀第一组硬掩膜层，形成第一组线条；
以第一组线条为掩膜，光刻/刻蚀第二组硬掩膜层，形成第二组线条，其中第二组线条宽度小于第一组线条宽度；
以第二组线条为掩膜，刻蚀衬底，形成鳍片。
2.如权利要求1的半导体器件制造方法，其中，第一组硬掩膜层包括第一硬掩膜层和第二硬掩膜层，第二组硬掩膜层包括第三硬掩膜层和第四硬掩膜层。
3.如权利要求2的半导体器件制造方法，其中，形成第一组线条的步骤具体包括：
光刻/刻蚀第四硬掩膜层，在第三硬掩膜层上形成第四硬掩膜图形；
在第四硬掩膜图形两侧形成第一侧墙；
去除第四硬掩膜图形；
以第一侧墙为掩膜，刻蚀第三硬掩膜层并去除第一侧墙，在第二硬掩膜层上留下独立的第三硬掩膜图形，构成第一组线条，
其中，第一组线条的宽度等于第一侧墙的宽度，且小于第四硬掩膜图形的宽度。
4.如权利要求2的半导体器件制造方法，其中，形成第二组线条的步骤具体包括：
在第一组线条两侧形成第二侧墙；
去除第一组线条；
以第二侧墙为掩膜，刻蚀第二硬掩膜层并去除第二侧墙，在第一硬掩膜层上留下独立的第二硬掩膜图形，构成第二组线条，
其中，第二组线条的宽度等于第二侧墙的宽度，且小于第一组线条的宽度。
5.如权利要求2至4任一项的半导体器件制造方法，其中，衬底、第一硬掩膜层、第二硬掩膜层、第三硬掩膜层、第四硬掩膜层、第一侧墙以及第二侧墙的材质选择依照以下原则：任何相邻的两层材质不同。
6.如权利要求5的半导体器件制造方法，其中，衬底、第一硬掩膜层、第二硬掩膜层、第三硬掩膜层、第四硬掩膜层、第一侧墙以及第二侧墙的材质选自以下范围：硅基材料、氧化硅、氮化硅、氮氧化硅。
7.如权利要求7的半导体器件制造方法，其中，硅基材料包括单晶硅、非晶硅、微晶硅、低温多晶硅、高温多晶硅。
8.如权利要求1的半导体器件制造方法，其中，第一组硬掩膜层和/或第二组硬掩膜层的形成方法包括LPCVD、PECVD、HDPCVD、ALD、低温化学物热分解沉积、溅射、蒸发。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210067438.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种自对准金属氧化物薄膜晶体管及其制作方法
- 下一篇：栅极的形成方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
