[发明专利]半导体器件的制造方法以及衬底处理装置

说明书

本申请是申请日为2006年2月15日、申请号为200680000868.5(国际申请号为PCT/JP2006/302659)、发明名称为“半导体器件的制造方法以及衬底处理装置”的发明专利申请的分案申请。 

技术领域

本发明涉及半导体器件的制造方法。 

背景技术

为了制造半导体器件，进行利用CVD(Chemical Vapor Deposition：化学气相沉积)法或ALD(Atomic Layer Deposition：原子层沉积)法在低温下在半导体衬底上形成电介质膜、金属氧化膜等薄膜。 

然而，在低温(600℃以下)形成的薄膜中，出现蚀刻速度的增大(检验膜质时，对所生成的膜进行蚀刻来评价，若是不致密的膜，则蚀刻速度变大)、实施高温处理时的膜收缩等问题。因此，希望有制造高质量膜的方法以及装置。 

因此，本发明的主要目的在于提供一种即使在低温下形成薄膜时也能形成高质量的薄膜的半导体器件的制造方法以及衬底处理装置。 

发明内容

根据本发明的一个方式，提供一种半导体器件的制造方法， 

包括： 

第1步骤，对收容于处理室内的衬底供给第1反应物质，使存在于上述衬底表面上的作为反应点的配位基、与该第1反应物质的配位基发生配位基交换反应； 

第2步骤，从上述处理室除去剩余的上述第1反应物质； 

第3步骤，对上述衬底供给第2反应物质，使由上述第1步骤交换后的配位基对反应点发生配位基交换反应； 

第4步骤，从上述处理室除去剩余的上述第2反应物质；以及 

第5步骤，对上述衬底供给由等离子激励了的第3反应物质，使在上述第3步骤中未对反应点进行交换反应的配位基对反应点发生配位基交换反应， 

反复进行上述第1～第5步骤预定次数，直到在上述衬底表面形成所希望厚度的膜。 

根据本发明的另一方式，提供一种半导体器件的制造方法， 

包括薄膜形成步骤和等离子处理步骤，反复进行上述薄膜形成步骤和上述等离子处理步骤预定次数，直到形成所希望厚度的薄膜， 

其中，上述薄膜形成步骤包括： 

向收容有衬底的处理室内供给第1反应物质，使上述第1物质吸附于上述衬底的表面的步骤； 

从上述处理室除去剩余的上述第1反应物质的步骤； 

向上述处理室内供给第2反应物质，使其与吸附于上述衬底的表面的上述第1反应物质发生反应，形成至少1个原子层的薄膜的步骤；以及 

从上述处理室除去剩余的上述第2反应物质的步骤， 

上述等离子处理步骤，在上述薄膜形成步骤后，为了改善上述薄膜的膜质而向上述处理室内供给由等离子激励了的气体。 

根据本发明的另一方式，提供一种半导体器件的制造方法， 

包括薄膜形成步骤和等离子处理步骤，反复进行上述薄膜形成步骤和上述等离子处理步骤预定次数，直到形成所希望厚度的薄膜， 

其中，上述薄膜形成步骤反复进行以下步骤预定次数，在上述衬底上形成数原子层的薄膜，即 

向收容有衬底的处理室内供给第1反应物质，使上述第1物质吸附于上述衬底的表面的步骤； 

从上述处理室除去剩余的上述第1反应物质的步骤； 

向上述处理室内供给第2反应物质，使其与吸附于上述衬底的表面的上述第1反应物质发生反应，形成至少1个原子层的薄膜的步骤； 

从上述处理室除去剩余的上述第2反应物质的步骤， 

上述等离子处理步骤，在上述薄膜形成步骤后，为了改善上述薄膜的膜质而向上述处理室内供给含有氧原子的气体。 

根据本发明的另一方式，提供一种半导体器件的制造方法， 

包括氧化膜形成步骤和等离子氮化处理步骤， 

其中，上述薄膜形成步骤反复进行以下步骤预定次数，在硅膜上形成所希望膜厚的氧化膜，即， 

对收容了表面露出了上述硅膜的衬底的处理室内供给第1反应物质，使上述第1反应物质吸附于上述硅膜的表面的步骤； 

从上述处理室除去剩余的上述第1反应物质的步骤； 

向上述处理室内供给第2反应物质，使其与吸附于上述硅膜上的上述第1反应物质发生反应，形成至少1个原子层的薄膜的步骤； 

从上述处理室除去剩余的第2反应物质的步骤，