“隧穿绝缘层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3249236个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法以及数据存储系统-CN202211324701.1在审
发明人：李奉镕;李昇原 -专利权人：三星电子株式会社
申请日： 2022-10-27 - 公布日： 2023-05-09 - 主分类号： H10B43/35 文献下载
摘要：一种半导体器件包括：基板；堆叠结构，包括第一栅极层、第一层间绝缘层和第二栅极层；以及穿透堆叠结构并与基板接触的沟道结构，沟道结构包括沟道层、围绕沟道层的垂直隧穿层、在垂直隧穿层的外表面上的电荷存储图案以及在电荷存储图案的外表面上的阻挡图案，电荷存储图案包括垂直地间隔开并分别与第一栅极层和第二栅极层相邻的第一电荷存储材料层和第二电荷存储材料层，阻挡图案包括在电荷存储材料层和栅极层之间的垂直间隔开的阻挡材料层，并且阻挡图案接触电荷存储图案的外表面并包括相对于电荷存储图案的外表面进一步延伸的垂直突出部
半导体器件及其制造方法以及数据存储系统

[发明专利]存储器及其制作方法-CN202011244805.2有效
发明人：刘峻 -专利权人：长江先进存储产业创新中心有限责任公司
申请日： 2020-11-10 - 公布日： 2021-02-12 - 主分类号： H01L27/11521 文献下载
摘要：本公开实施例公开了一种存储器及其制作方法，所述存储器包括：依次并列设置的沟道层、隧穿层、选通层和存储层；所述选通层，具有开启状态和关闭状态；其中，处于所述开启状态的所述选通层导电，处于所述关闭状态的所述选通层电绝缘；在所述选通层处于所述开启状态且施加在所述隧穿层上的电压大于阈值电压时，所述隧穿层和所述选通层允许带电粒子在所述沟道层和所述存储层之间传输；在所述选通层处于所述关闭状态时，所述隧穿层和所述选通层阻挡带电粒子在所述沟道层和所述存储层之间传输
存储器及其制作方法

[发明专利]制造具有电荷俘获层的非易失性存储器元件的方法-CN200810091372.4无效
发明人：周文植;皮升浩;朴基善;赵兴在;金容漯 -专利权人：海力士半导体有限公司
申请日： 2008-05-08 - 公布日： 2008-12-31 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种制造具有电荷俘获层的非易失性存储器元件的方法。该方法包括：形成隧穿层、电荷俘获层、阻挡层及控制栅电极层于基板上方；形成掩模层图案于该控制栅电极层上；使用该掩模层图案作为蚀刻掩模来进行蚀刻工艺，以移除该控制栅电极层的暴露部分，其中以过度蚀刻进行该蚀刻工艺，以将该电荷俘获层移除一特定厚度；形成用以阻挡电荷移动的绝缘层于该控制栅电极层及该掩模层图案上；在该绝缘层上进行各向异性蚀刻，以形成绝缘层图案于该控制栅电极层的侧壁及该阻挡层的部分上侧壁上；以及在通过该各向异性蚀刻所暴露的阻挡层上进行蚀刻工艺，其中以过度蚀刻进行该蚀刻工艺，以将该电荷俘获层移除一特定厚度。
制造具有电荷俘获非易失性存储器元件方法

[发明专利]一种三值逻辑晶体管器件结构及其制备方法-CN202110568586.1在审
发明人：毕津顺;闫乙男 -专利权人：天津市滨海新区微电子研究院
申请日： 2021-05-24 - 公布日： 2021-08-24 - 主分类号： H01L27/118 文献下载
摘要：本发明提供一种三值逻辑晶体管器件结构及其制备方法，该结构包括：一衬底，以提供支撑；重掺杂隧穿区；位于重掺杂隧穿区上方的埋氧层；位于埋氧层上的顶层硅膜；重掺杂隧穿区两侧的源区和漏区；位于源区、漏区和重顶层硅膜上的栅氧层以及栅极本发明使用绝缘体上半导体结构，即在重掺杂隧穿区上方增加一层埋氧层，在实现CMOS器件三值逻辑的同时，可有效避免高浓度掺杂对沟道上方阈值电压(VT)的影响。
一种逻辑晶体管器件结构及其制备方法

[发明专利]一种三值逻辑晶体管器件结构及其制备方法-CN202111648298.3在审
发明人：毕津顺 -专利权人：天津市滨海新区微电子研究院
申请日： 2021-12-29 - 公布日： 2022-03-04 - 主分类号： H01L27/118 文献下载
摘要：本发明提供一种三值逻辑晶体管器件结构及其制备方法，该结构包括：一衬底，以提供支撑；重掺杂隧穿区；位于重掺杂隧穿区上方的埋氧层；位于埋氧层上的顶层硅膜；重掺杂隧穿区两侧的源区和漏区；位于源区、漏区和重顶层硅膜上的栅氧层以及栅极本发明使用绝缘体上半导体结构，即在重掺杂隧穿区上方增加一层埋氧层，在实现CMOS器件三值逻辑的同时，可有效避免高浓度掺杂对沟道上方阈值电压(VT)的影响。
一种逻辑晶体管器件结构及其制备方法

[发明专利]非易失性存储器及其制造方法-CN201510060039.7有效
发明人：郑育明 -专利权人：物联记忆体科技股份有限公司;郑育明
申请日： 2015-02-05 - 公布日： 2019-08-06 - 主分类号： H01L27/11521 文献下载
摘要：存储单元具有堆叠结构、浮置栅极、隧穿介电层、抹除栅介电层、辅助栅介电层、源极区、漏极区、控制栅极以及栅间介电层。堆叠结构具有依序设置的栅介电层、辅助栅极、绝缘层以及抹除栅极。隧穿介电层设置于浮置栅极下。抹除栅介电层设置于抹除栅极与浮置栅极之间。辅助栅介电层设置于辅助栅极与浮置栅极之间。源极区与漏极区分别设置于堆叠结构与浮置栅极两侧。控制栅极设置于源极区与浮置栅极上。栅间介电层设置于控制栅极与浮置栅极之间。
非易失性存储器及其制造方法

[发明专利]提升铁电隧穿结性能的器件结构及其制备方法-CN202011079110.3有效
发明人：唐建石;张文彬;吴华强;高滨;钱鹤 -专利权人：清华大学
申请日： 2020-10-10 - 公布日： 2023-10-10 - 主分类号： H10N70/00 文献下载
摘要：本申请提出了一种提升铁电隧穿结性能的器件结构及其制备方法，其中，器件结构包括：上电极、铁电层、绝缘介质层和下电极；其中，上电极位于绝缘介质层和铁电层的上方，下电极位于所述绝缘介质层和铁电层的下方，所述铁电层位于绝缘介质层的上方或下方；绝缘介质层上分布有小孔，铁电层通过小孔与上电极或下电极接触。根据本申请实施例的器件结构，能够提升铁电隧穿结的模拟阻变特性和一致性。
提升铁电隧穿结性能器件结构及其制备方法

[发明专利]一种半导体器件及其制备方法-CN202211112234.6在审
发明人：刘小欣;霍宗亮;薛磊 -专利权人：长江存储科技有限责任公司
申请日： 2022-09-13 - 公布日： 2022-12-09 - 主分类号： H01L27/11568 文献下载
摘要：本公开实施例提供了一种半导体结构，所述半导体结构包括衬底和位于所述衬底上的堆叠结构；所述堆叠结构包括交替层叠的绝缘层和栅极层；沟道结构，所述沟道结构包括：沿径向从外向内依次排列的阻挡层、电荷捕获结构、隧穿层和沟道层
一种半导体器件及其制备方法

[发明专利]一种太阳电池复合组件及其制备方法和光伏系统-CN202210393364.5在审
发明人：王永谦;邱开富;张宁;何嘉伟;陈刚 -专利权人：浙江爱旭太阳能科技有限公司
申请日： 2022-04-15 - 公布日： 2022-05-13 - 主分类号： H01L31/18 文献下载
摘要：太阳电池复合组件的制备方法包括：在玻璃衬底上制备薄膜电池阵列；在薄膜电池阵列上设置绝缘层；在绝缘层上设置晶硅电池阵列；在晶硅电池阵列上设置封装胶膜；在封装胶膜上设置封装玻璃。同时，可以避免使用隧穿结，可以有效增加晶硅电池阵列的短路电流，进一步提高太阳电池复合组件的光电转换效率。
一种太阳电池复合组件及其制备方法系统

[发明专利]一种MIS晶体硅太阳能电池及其制备方法-CN201510746559.3在审
发明人：石强;秦崇德;方结彬;黄玉平;何达能;陈刚 -专利权人：广东爱康太阳能科技有限公司
申请日： 2015-11-04 - 公布日： 2016-02-03 - 主分类号： H01L31/18 文献下载
摘要：本发明公开了一种MIS晶体硅太阳能电池的制备方法，包括如下步骤：a)在硅片正面进行制绒；b)在硅片正面进行高方阻扩散制p-n结；c)将扩散后的硅片去磷硅玻璃；d)在硅片正面制备隧穿层；e)在隧穿层表面制备与现有技术相比，本发明具有如下有益效果：Al正电极-隧穿层-N+层形成MIS结构，利用MIS隧穿效应，使得N+层硅收集的电子可以完全穿透绝缘的隧穿层和Al正电极接触，从而将电子导出；Al正电极因为有隧穿层的隔离，和N+层无直接接触，不会再次形成p-n结，不会影响电池的转换效率；本发明可以大大降低制造成本，提升转换效率。
一种 mis 晶体太阳能电池及其制备方法

[发明专利]一种改善浮栅极并联电容稳定性的方法-CN201710730505.7有效
发明人：田志;钟林建;殷冠华;陈昊瑜 -专利权人：上海华力微电子有限公司
申请日： 2017-08-23 - 公布日： 2020-07-31 - 主分类号： H01L27/11521 文献下载
摘要：本发明提出一种改善浮栅极并联电容稳定性的方法，包括下列步骤：在半导体衬底表面上形成隧穿氧化层；在所述隧穿氧化层上形成浮栅层；在所述浮栅层上形成绝缘ONO介质层；在所述绝缘ONO介质层上形成控制栅层，其中浮栅层与隧穿氧化层、以及浮栅层与绝缘ONO介质层并联形成电容区，所述电容区不进行存储区浅槽隔离区回刻工艺处理，从而使电容不受浮栅极高度和回刻深度的非均匀性造成的影响。
一种改善栅极并联电容稳定性方法

[发明专利]低蚀刻率自对准磁穿隧接面装置结构-CN201880047456.X有效
发明人：杰斯明·哈克;锺汤姆;滕忠健 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-30 - 公布日： 2023-10-27 - 主分类号： H10N50/10 文献下载
摘要：公开了用于形成自对准于旗下的底部电极BE(35,36)的一种磁穿隧接面(MTJ)单元(47)的制程流程。底部电极包括具有第一宽度(wl)的下底部电极层(35)及具有第二宽度(w2)的上(第二)底部电极层(36)，其中w2大于w1。底部电极优选具有T形。磁穿隧接面堆叠层包括最上层硬遮罩(46)，其沉积于底部电极上并因为自对准沉积制程而具有宽度w2。虚置磁穿隧接面堆叠(49)也形成在第一底部电极层的周围。其后，沉积封装层(80)，将磁穿隧接面单元绝缘，并填充第一底部电极层与虚置磁穿隧接面堆叠之间的间隙。
蚀刻对准磁穿隧接面装置结构

[实用新型]一种基于二硒化铂和硅的异质结结构的光电探测器-CN202122951646.6有效
发明人：徐明生;叶鹏 -专利权人：浙江大学
申请日： 2021-11-29 - 公布日： 2022-05-31 - 主分类号： H01L31/109 文献下载
摘要：该光电探测器在PtSe2层和Si层之间存在一薄层的绝缘层，该超薄绝缘层作为电荷阻挡层或隧穿层可以调控电荷输运特性。为了进一步提高光电探测器的特性，本实用新型还公开了在该异质结结构的二硒化铂层上制备金属纳米颗粒层，从而形成金属纳米颗粒/二硒化铂薄膜/超薄绝缘层/硅的异质结结构。
一种基于二硒化铂异质结结构光电探测器

[发明专利]一种在SQUID芯片上集成超导针尖的方法-CN202310858375.0在审
发明人：项秉坷;王熠华 -专利权人：复旦大学
申请日： 2023-07-13 - 公布日： 2023-10-27 - 主分类号： H10N60/01 文献下载
摘要：本发明方法主要包括：运用飞秒激光三维激光直写在芯片上打印针尖主体，接着进行绝缘层和超导层的生长蒸镀，再利用聚焦离子束刻蚀进行纳米级修饰加工。本发明得到超导针尖可以起到会聚磁场的作用，同时还为芯片拓展原子力显微、隧穿电流显微等能力。
一种 squid 芯片集成超导针尖方法

[发明专利]具有存储功能的单电子晶体管及其制造方法-CN03142350.7有效
发明人：蔡洙杜;金桢雨;金柱亨 -专利权人：三星电子株式会社
申请日： 2003-06-13 - 公布日： 2004-08-11 - 主分类号： H01L29/772 文献下载
摘要：在该单电子晶体管中，顺序叠置第一衬底和绝缘膜。第二衬底设置在绝缘膜上，并包括源极区、沟道区和漏极区。隧穿膜位于在第二衬底上。至少两个俘获层以间隔位于隧穿膜上，在该间隔中可在沟道区中形成至少一个量子点。栅极电极接触俘获层和该俘获层之间的隧穿膜。由于该单电子晶体管简单，且包括单个栅极电极，所以其制造工艺和其工作电路可简化，且可降低功耗。
具有存储功能电子晶体管及其制造方法