专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9870381个,建议您升级VIP下载更多相关专利
  • [发明专利]芯片堆叠结构-CN202210729979.0在审
  • 林逸程 - 艾科微电子(深圳)有限公司
  • 2022-06-24 - 2022-10-14 - H01L25/16
  • 本发明公开一种芯片堆叠结构,包括第一导线架、第一开关芯片、第二开关芯片、导电夹片以及输入电容。第一开关芯片的汲极电性连接第一导线架的第一芯片基座。第二开关芯片的汲极电性连接第一导线架的第二芯片基座以及第一开关芯片的源极。导线夹片电性连接第二开关芯片的源极以及第一导线架的接地引脚。输入电容的两端分别耦接在接地电位及输入电源。
  • 芯片堆叠结构
  • [发明专利]芯片堆叠结构-CN202210730936.4在审
  • 林逸程 - 艾科微电子(深圳)有限公司
  • 2022-06-24 - 2022-10-25 - H01L25/16
  • 本发明公开一种芯片堆叠结构,包括导线架、第一开关芯片、导电夹片及控制芯片。导线架包括芯片基座与接地引脚。第一开关芯片包括第一汲极、第一源极及第一闸极。第一源极与第一闸极配置于第一开关芯片的第一面,第一汲极配置于第一开关芯片的第二面,且第一汲极电连接芯片基座。导电夹片包括导线架端与芯片端,且芯片端包括第一面与第二面。控制芯片包括结合面,且结合面电连接且贴合第二面或第一源极。
  • 芯片堆叠结构
  • [发明专利]芯片堆叠结构-CN201310089368.5有效
  • 刘昌炽;余迅;陈鹏书;吴仕先 - 财团法人工业技术研究院
  • 2013-03-20 - 2014-07-02 - H01L23/522
  • 一种芯片堆叠结构,包括多个微凸块结构、多个第一衬底、至少一第一间隙层、多个第二衬底以及至少一第二间隙层。所述第一衬底利用所述微凸块结构的一部分彼此堆叠,并且各第一衬底包括至少一第一重布线层。第一间隙层位于所堆叠的第一衬底之间。所述第二衬底利用所述微凸块结构的另一部分与所述第一衬底至少其中之一堆叠,并且各第二衬底包括至少一第二重布线层。第二间隙层位于所堆叠的第一衬底与第二衬底之间。所述第一重布线层、所述第二重布线层以及所述微凸块结构形成多个阻抗元件,并且所述阻抗元件提供一特定的振荡频率。
  • 芯片堆叠结构
  • [发明专利]一种多层芯片堆叠封装结构和多层芯片堆叠封装方法-CN202010406039.9在审
  • 何正鸿 - 甬矽电子(宁波)股份有限公司
  • 2020-05-14 - 2020-08-18 - H01L25/18
  • 本发明提供了一种多层芯片堆叠封装结构和多层芯片堆叠封装方法,涉及芯片封装技术领域,多层芯片堆叠封装结构包括基板、堆叠在基板上的基底芯片组、堆叠在基底芯片组左侧并呈阶梯状向左倾斜的第一堆叠芯片组、堆叠在第一堆叠芯片组上并呈阶梯状向右倾斜的第二堆叠芯片组、堆叠在基底芯片组右侧并呈阶梯状向右倾斜的第三堆叠芯片组、堆叠在第三堆叠芯片组上并呈阶梯状向左倾斜的第四堆叠芯片组、以及堆叠在基底芯片组中部的中间叠层芯片组;其中,第二堆叠芯片组部分堆叠在中间叠层芯片组的左侧,第四堆叠芯片组部分堆叠在中间叠层芯片组的右侧。相较于现有技术,本发明采用新型堆叠结构结构稳定,且芯片堆叠数量多,并大幅降低封装尺寸。
  • 一种多层芯片堆叠封装结构方法
  • [发明专利]一种多层芯片堆叠封装结构和多层芯片堆叠封装方法-CN202010747546.9有效
  • 何正鸿 - 甬矽电子(宁波)股份有限公司
  • 2020-07-30 - 2020-11-20 - H01L25/18
  • 本发明提供了一种多层芯片堆叠封装结构和多层芯片堆叠封装方法,涉及芯片封装技术领域,多层芯片堆叠封装结构包括基板、堆叠在基板上的基底芯片组、堆叠在基底芯片组左侧并呈阶梯状向左倾斜的第一堆叠芯片组、堆叠在第一堆叠芯片组上并呈阶梯状向右倾斜的第二堆叠芯片组、堆叠在基底芯片组右侧并呈阶梯状向右倾斜的第三堆叠芯片组、堆叠在第三堆叠芯片组上并呈阶梯状向左倾斜的第四堆叠芯片组、以及堆叠在基底芯片组中部的中间叠层芯片组;其中,第二堆叠芯片组部分堆叠在中间叠层芯片组的左侧,第四堆叠芯片组部分堆叠在中间叠层芯片组的右侧。相较于现有技术,本发明采用新型堆叠结构结构稳定,且芯片堆叠数量多,并大幅降低封装尺寸。
  • 一种多层芯片堆叠封装结构方法
  • [实用新型]堆叠芯片结构-CN201922377520.5有效
  • 叶锋;杨小军;黄卫国;虞麟 - 力特半导体(无锡)有限公司
  • 2019-12-25 - 2020-07-07 - H01L23/488
  • 提供一种堆叠芯片结构。所述堆叠芯片结构包括:引线框;沿竖直方向设置在所述引线框上的第一芯片;沿所述竖直方向设置在所述引线框与所述第一芯片之间的第一焊接材料层,用于将所述第一芯片固定且电连接至所述引线框上;沿所述竖直方向设置在所述第一芯片上的第二芯片;沿所述竖直方向设置在所述第一芯片与所述第二芯片之间的第二焊接材料层,用于将所述第二芯片固定且电连接至所述第一芯片上;沿所述竖直方向设置在所述第二芯片上的铜夹;和沿所述竖直方向设置在所述第二芯片与所述铜夹之间的第三焊接材料层,用于将所述第二芯片固定且电连接至所述铜夹,其中,在所述第一芯片与所述第二芯片之间沿所述竖直方向仅设置有所述第二焊接材料层。
  • 堆叠芯片结构
  • [发明专利]一种键合结构及其制造方法-CN202010115676.0有效
  • 占迪;胡杏;刘天建;胡胜 - 武汉新芯集成电路制造有限公司
  • 2020-02-25 - 2021-11-23 - H01L25/065
  • 本发明提供一种键合结构及其制造方法,由多层晶圆依次键合形成的晶圆堆叠,晶圆堆叠上阵列排布有芯片堆叠,所述芯片堆叠包括依次键合的多层芯片芯片堆叠中形成有电引出结构,通过在芯片堆叠中形成电连接各层芯片中互连层的全引出结构,可以对整个芯片堆叠进行电性能测试,通过电连接的部分层芯片中的部分引出结构,可以对芯片堆叠中的部分层芯片进行电性能测试,和/或电连接单层芯片中互连层的单引出结构,可以对芯片堆叠中的单层芯片进行电性能测试,从而实现对芯片堆叠中单层或多层芯片的电性能测试,进而得到失效芯片的具体位置。
  • 一种结构及其制造方法
  • [发明专利]一种芯片叠装结构芯片叠装方法-CN202010406019.1有效
  • 何正鸿 - 甬矽电子(宁波)股份有限公司
  • 2020-05-14 - 2022-09-27 - H01L25/18
  • 本发明提供了一种芯片叠装结构芯片叠装方法,涉及芯片封装技术领域,该芯片叠装结构包括:基板;贴装在基板上的基底芯片层;多个呈阶梯状逐层堆叠在基底芯片层上并与基板电连接的第一芯片堆叠层;堆叠在第一芯片堆叠层上的中间芯片堆叠层;多个呈阶梯状逐层堆叠在中间芯片堆叠层上的第二芯片堆叠层;其中,多个第一芯片堆叠层的宽度沿堆叠方向逐层增加,多个第二芯片堆叠层的宽度沿堆叠方向逐层减小,且第一芯片堆叠层的宽度和第二芯片堆叠层的宽度均小于中间芯片堆叠层的宽度相较于现有技术,本发明提供的芯片叠装结构,其能够大幅提升堆叠数量,并大大降低了封装尺寸和封装成本。
  • 一种芯片结构方法
  • [发明专利]多层堆叠封装结构和多层堆叠封装结构的制备方法-CN202110375257.5有效
  • 吴春悦;何正鸿 - 甬矽电子(宁波)股份有限公司
  • 2021-04-08 - 2021-06-25 - H01L25/18
  • 本发明的实施例提供了一种多层堆叠封装结构和多层堆叠封装结构的制备方法,涉及芯片封装领域,该多层堆叠封装结构包括基板、第一基底芯片、第二基底芯片、多个第一结构芯片、多个第二结构芯片和塑封体,第一基底芯片和第二基底芯片对称贴装,同时多个第一结构芯片螺旋堆叠形成第一螺旋结构,多个第二结构芯片螺旋堆叠形成第二螺旋结构,使得多个第一结构芯片和多个第二结构芯片旋转且错位向上堆叠,通过采用中心对称和螺旋堆叠的方式,使得在第一基底芯片上能够同时堆叠多个第二结构芯片,提高了堆叠数量,降低了封装尺寸,并且螺旋错位的堆叠方式也有利于结构的散热和打线,同时也保证了结构的稳定性,增加了产品的集成度。
  • 多层堆叠封装结构制备方法
  • [发明专利]半导体结构及存储器-CN202210245948.8在审
  • 杨正杰 - 长鑫存储技术有限公司
  • 2022-03-14 - 2023-09-22 - H01L23/544
  • 本公开提供一种半导体结构及存储器。半导体结构包括堆叠芯片组件,堆叠芯片组件包括堆叠设置的多个半导体芯片,各半导体芯片中均设置有第一电连接结构,相邻半导体芯片之间通过第一电连接结构连接;至少一个半导体芯片上设置有堆叠芯片测试垫,堆叠芯片测试垫与其所在的半导体芯片中的第一电连接结构以及待测试电路均相连,以将堆叠芯片测试垫接收的测试信号传输至各半导体芯片。本公开实施例提供的半导体结构通过设置堆叠芯片测试垫,无需与控制芯片连接即可实现对堆叠芯片组件的测试,提高该半导体结构的测试灵活性和适用性。
  • 半导体结构存储器
  • [发明专利]芯片芯片堆叠结构-CN202310874936.6在审
  • 张家瑞 - 长鑫存储技术有限公司
  • 2023-07-17 - 2023-08-18 - H01L23/535
  • 本发明涉及一种芯片芯片堆叠结构,涉及集成电路技术领域。所述芯片包括:芯片本体;互连结构,包括多个贯穿所述芯片本体且彼此间隔设置的互连元件;至少一个所述互连结构为第一互连结构,所述第一互连结构中的所述互连元件为第一互连元件;第一控制电路,设置于所述芯片本体内;所述第一控制电路的输入端与一个所述第一互连结构的每一所述第一互连元件的第一端分别连接,所述第一控制电路的输出端与同一所述第一互连结构的每一所述第一互连元件的第二端分别连接;所述第一控制电路用于根据选择信号将一个所述第一互连元件的第一端接收的信号传输至另一所述第一互连元件的第二端本发明可以避免部分硅通孔的性能退化而造成整个半导体芯片失效。
  • 芯片堆叠结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top