“结构施加电压”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10212344个，建议您升级VIP下载更多相关专利

[发明专利]电压监控电路、电压施加电路-CN201510187416.3有效
发明人：胡剑;杨光军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-04-17 - 公布日： 2018-11-09 - 主分类号： H03K17/687 文献下载
摘要：本发明的电压监控电路、电压施加电压，包括控制电路和监测电路：控制电路的输出端连接第一控制信号和第二控制信号，用于控制监测电路的开关；监测电路包括第一NMOS晶体管、第二NMOS晶体管和第一PMOS晶体管源极连接第二NMOS晶体管的漏极，栅极连接第一控制信号；第二NMOS晶体管的源极连接第一PMOS晶体管的源极，栅极连接第一控制信号；第一PMOS晶体管的漏极连接第二节点，栅极连接第二控制信号；其中，将要监控的电压连至第二节点，根据第一节点输出电压监控第二节点的电压，或第一节点将要施加的电压输出到第二节点。本发明中，控制电路控制监测电路导通，监测电路根据第一节点的电压实现对第二节点的电压进行监控或施加。
电压监控电路施加

[发明专利]配向电压施加装置及配向电压施加方法-CN201210123309.0有效
发明人：莫圣鹏 -专利权人：深圳市华星光电技术有限公司
申请日： 2012-04-24 - 公布日： 2012-08-15 - 主分类号： G02F1/1337 文献下载
摘要：本发明涉及一种配向电压施加装置及配向电压施加方法，该配向电压施加装置包括基座、探针以及压板模块，其中压板模块包括压板和驱动单元。本发明的配向电压施加装置及配向电压施加方法可使探针与衬垫有效接触，而不会损坏探针和液晶基板。
电压施加装置方法

[发明专利]低压微机械器件-CN200710169268.8无效
发明人：潘晓和;托尔·诺塔 -专利权人：视频有限公司
申请日： 2007-11-08 - 公布日： 2008-06-18 - 主分类号： G02B26/08 文献下载
摘要：将电压脉冲施加到MENS器件的电极或结构部分。电极位于结构部分下方的基片上。多个MEMS器件的至少两个MEMS器件具有不同的阈电压，阈电压是移动结构部分所需的最低电压。偏压被施加到MEMS器件的电极或结构部分的无论哪一个，不会使电压脉冲施加到其上。偏压和电压脉冲能够移动具有不同阈电压的较高阈电压的MEMS器件结构部分。
低压微机器件

[发明专利]电压施加电路、显示装置及施加公共电压信号的方法-CN201810247117.8有效
发明人：宋文帅 -专利权人：京东方科技集团股份有限公司;北京京东方显示技术有限公司
申请日： 2018-03-23 - 公布日： 2020-08-25 - 主分类号： G09G3/36 文献下载
摘要：本发明提供了一种电压施加电路、液晶显示装置以及向液晶显示面板施加公共电压信号的方法。该电压施加电路包括：控制模块，根据显示面板的栅极低电压信号而输出控制信号；以及开关模块，响应于控制信号向液晶显示面板施加公共电压信号。根据本发明的电压施加电路、液晶显示装置以及向液晶显示面板施加公共电压信号的方法，通过栅极低电压信号控制公共电压信号的施加可以使公共电压信号晚于栅极低电压信号施加到液晶显示面板，从而可以避免液晶显示装置开机时出现闪白
电压施加电路显示装置公共信号方法

[发明专利]使用脉冲电压的高电压施加装置以及相应的高电压施加方法-CN201080042298.2有效
发明人：三浦友规 -专利权人：泽藤电机株式会社
申请日： 2010-11-24 - 公布日： 2012-09-12 - 主分类号： H02M7/5387 文献下载
摘要：在使用脉冲电压的高电压施加装置中，经由脉冲变压器(4)向容性负载(1)施加具有上升陡峻的脉冲状峰的脉冲宽度τ0的高电压，此时，容性负载(1)的电容C1与脉冲变压器(4)的二次侧漏感L1之间的关系满足L1由此，能够在经由脉冲变压器向容性负载施加具有脉冲状峰的高电压时，使脉冲状峰增大，且施加任意的脉冲重复频率。
使用脉冲电压施加装置以及相应方法

[发明专利]一种新型集成电路测试结构及其使用方法-CN200610118023.8有效
发明人：于俊飞;龚斌;陈晨;赵永 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-11-07 - 公布日： 2008-05-14 - 主分类号： G01R31/00 文献下载
摘要：本发明公布了一种集成电路测试结构以及基于该结构的一种使用方法，该结构包含NMOS晶体管、第一压焊块和第二压焊块两个压焊块、二极管以及保险丝，使用该结构时，在不需要在栅极施加负电压时，直接将需要施加在栅极的电压施加在第一压焊块上，在需要在栅极施加负电压时，先将保险丝熔断，再将负电压施加在第二压焊块上。
一种新型集成电路测试结构及其使用方法

[实用新型]气相色谱仪-CN201420584010.X有效
发明人：征矢秀树 -专利权人：株式会社岛津制作所
申请日： 2014-10-09 - 公布日： 2015-04-22 - 主分类号： G01N30/02 文献下载
摘要：本实用新型提供一种能够以低价的结构抑制基准电压的特性对分析结果造成的影响的气相色谱仪。检测器基板(2)具有对来自TCD(热导检测器)(1)的检测信号进行放大的放大电路(21)、和对放大电路(21)施加基准电压的基准电压施加部(第1电压施加部)(22)。控制基板(3)具有将来自放大电路(21)的检测信号转换为数字信号的ADC(A/D转换器)(32)、和对ADC(32)施加基准电压的基准电压施加部(第2电压施加部)(33)。通过基准电压施加部(22)被施加于放大电路(21)的基准电压作为电压信号被输入至ADC(32)，在该ADC(32)中，基于该电压信号与来自放大电路(21)的检测信号的差动信号，来自放大电路(21)的检测信号被转换为数字信号
色谱仪

[发明专利]存储器的编程方法-CN202111160401.X在审
发明人：聂虹;陈精纬 -专利权人：中天弘宇集成电路有限责任公司
申请日： 2021-09-30 - 公布日： 2022-01-11 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种存储器的编程方法，包括：提供一具有浮栅的存储结构，将存储结构的源极接地；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预定时间内，空穴在电场作用下向下做加速度运动并撞击存储结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作本发明通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小。
存储器编程方法

[发明专利]光接收元件和电子设备-CN201980001443.3在审
发明人：渡辺竜太 -专利权人：索尼半导体解决方案公司
申请日： 2019-03-01 - 公布日： 2020-01-07 - 主分类号： G01S17/89 文献下载
摘要：所述半导体层包括：第一电压施加单元(73‑1)，其上被施加第一电压；第二电压施加单元(73‑2)，其上被施加不同于所述第一电压的第二电压；第一电荷检测单元(71‑1)，其设置在所述第一电压施加单元附近；和第二电荷检测单元(71‑2)，其设置在所述第二电压施加单元附近。而且，所述布线层(91)包括反射抑制结构(211)，所述反射抑制结构抑制与所述第一电荷检测单元(71‑1)和所述第二电荷检测单元(71‑2)对应的平面区域中的光反射。
电荷检测单元电压施加单元半导体层布线层反射抑制片上透镜施加光接收元件结构抑制平面区域光反射

[发明专利]一种测试结构和测试方法-CN202110298404.3在审
发明人：杨盛玮 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-19 - 公布日： 2021-07-09 - 主分类号： H01L21/66 文献下载
摘要：本申请实施例公开了一种测试结构和测试方法，所述测试结构包括：源测量单元和测试单元；其中，所述源测量单元包括电压产生单元和电流检测单元；所述电压产生单元用于向所述测试单元施加测试电压，所述电流检测单元用于测量所述测试单元的击穿电流；测量到所述击穿电流时，停止施加测试电压；未测量到所述击穿电流时，继续施加测试电压，以引起多次电介质软击穿；其中，所述测试电压小于电介质硬击穿电压。
一种测试结构方法

[发明专利]高密度半导体存储器件-CN201210507899.7有效
发明人：李宰圭;姜荣珉;李贤珠 -专利权人：三星电子株式会社
申请日： 2012-12-03 - 公布日： 2017-05-24 - 主分类号： G11C5/02 文献下载
摘要：该器件可以包括单元阵列区，包括下结构、上结构和选择结构，该选择结构插置在下结构与上结构之间并且包括多个字线；以及解码电路，用于控制施加到字线的电压。该解码电路可以配置为响应于输入到其的字线地址信息而将第一电压施加到彼此相邻的一对字线并且将不同于第一电压的第二电压施加到剩余的字线。
高密度半导体存储器件

[发明专利]氧化物介质层经时绝缘击穿可靠性测试方法-CN201210312690.5有效
发明人：张博 -专利权人：上海宏力半导体制造有限公司
申请日： 2012-08-29 - 公布日： 2012-12-12 - 主分类号： H01L21/66 文献下载
摘要：根据本发明的氧化物介质层经时绝缘击穿可靠性测试方法包括：在多个测试期期间，对测试结构施加应力加速电压，并且测试氧化物介质的漏电流监测值；以及在多个注入期期间，不对测试结构施加应力加速电压，而是向待测试的氧化物介质层注入应力加速电流在所述多个测试期期间对测试结构施加的应力加速电压在各自的测试期内保持恒定，并且之前的测试期期间对测试结构施加的应力加速电压小于后续的测试期期间对测试结构施加的应力加速电压。
氧化物介质层经时绝缘击穿可靠性测试方法

[发明专利]快闪存储器的编程方法-CN202010954474.5有效
发明人：聂虹;陈精纬 -专利权人：中天弘宇集成电路有限责任公司
申请日： 2020-09-11 - 公布日： 2021-06-18 - 主分类号： G11C11/34 文献下载
摘要：本发明提供一种快闪存储器的编程方法，包括：提供一具有浮栅的闪存结构，将闪存结构的源极浮空；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预设时间内，空穴在电场作用下向下做加速度运动并撞击闪存结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作本发明通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。
闪存编程方法

[发明专利]记忆体装置的控制方法-CN201811441148.3在审
发明人：曾郁雯;杨宗谕;黄仲仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-29 - 公布日： 2019-06-07 - 主分类号： G11C16/04 文献下载
摘要：浮动栅极记忆体单元包括安置于基板上的擦除栅极结构、浮动栅极结构、选择栅极、共用源极及漏极。共用源极安置于基板中，且擦除栅极结构安置于共用源极上。浮动栅极结构在擦除栅极结构的两个相对侧处自基板的凹槽突出。一种用于控制记忆体单元的方法包括将擦除栅极程序化电压施加于擦除栅极结构上，将控制栅极程序化电压施加于共用源极上，将位线程序化电压施加于漏极上，及将字线程序化电压施加于选择栅极上，其中控制栅极程序化电压大于擦除栅极程序化电压
擦除栅极程序化记忆体单元电压施加共用源极基板浮动栅极结构浮动栅极控制栅极选择栅极漏极安置记忆体装置位线字线

[发明专利]用于调整半导体晶体管的驱动电流的方法和装置-CN201280052476.9有效
发明人：杨志坚;王平川;冯凯棣;爱德华·J·小浩斯泰特 -专利权人：国际商业机器公司
申请日： 2012-10-24 - 公布日： 2016-11-09 - 主分类号： H03K17/30 文献下载
摘要：本发明公开了用于修复晶体管的方法和装置，包括：给PFET的源极施加第一电压，给PFET的栅极施加第二电压，以及给PFET的漏极施加第三电压达预定时间。其中第一电压大于第二电压，并且第二电压大于第三电压。本发明人已经确定，通过施加这些电压，被捕获于栅极电介质内的空穴将会减少。以此方式，可以修复半导体结构或者使其恢复至或接近最初的操作特性。另一种实施例是通过给NFET的漏极施加第一电压、给NFET的栅极施加第二电压以及给NFET的源极施加第三电压达预定时间来修复NFET晶体管的方法和装置。第一电压大于第二电压，而第二电压大于第三电压。通过按照所描述的方式来施加电压，可以修复晶体管以使其在处于或接近于最初的规范下操作。
用于调整半导体晶体管驱动电流方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条