“算术逻辑单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果1702211个，建议您升级VIP下载更多相关专利

[发明专利]驱动等离子显示面板的装置和方法-CN200410086819.0无效
发明人：林谨洙;崔正泌 -专利权人： LG电子株式会社
申请日： 2004-10-28 - 公布日： 2005-05-11 - 主分类号： G09G3/28 文献下载
摘要：根据本发明的一个实施例，驱动包括用于放电开始和放电维持的X、Y、和Z电极的交流表面放电型等离子显示面板的装置包括中央算术逻辑单元、复位驱动单元、数据驱动单元、扫描驱动单元、以及维持驱动单元，其中，维持驱动单元包括统一维持驱动单元因此，根据本发明的用于驱动等离子显示面板的装置及其方法包括统一维持驱动单元，从而能够提高驱动效率、简化电路结构、并减小电路体积。
驱动等离子显示面板装置方法

[发明专利]一种多模式可计算的SRAM单元电路及其控制方法-CN202010165900.7有效
发明人：李正豪;杭国强;王珏;于浩;李焕 -专利权人：浙江大学
申请日： 2020-03-11 - 公布日： 2022-04-05 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种多模式可计算的SRAM单元电路及其控制方法。包括两个结构相同的逻辑子电路，包括由反向串联的MOSFET晶体管构成的两个反向器、两个存取管及两组计算和读取单元；两个反向器的MOSFET晶体管间引出连接到两个逻辑存储单元中节点；存取管的源极分别连接到接位B，存取管的漏极接到逻辑存储单元中节点，存取管的栅极接第三字线；两组计算和读取单元对称布置并接多条位线和字线。本发明实现了多模式的存储器内运算，在不使用大量外部计算电路的情况下，能够方便实现存储器内的加法等算术运算，较大的节省了芯片的面积，且计算并行执行，没有带宽的限制，提高了运算速度。
一种模式可计算 sram 单元电路及其控制方法

[发明专利]用于深度学习加速的算术单元-CN201910141007.8在审
发明人： S·P·辛格;G·德索利;T·勃伊施 -专利权人：意法半导体国际有限公司;意法半导体股份有限公司
申请日： 2019-02-25 - 公布日： 2019-09-03 - 主分类号： G06N3/04 文献下载
摘要：本申请涉及用于深度学习加速的算术单元。设备的实施例包括集成电路、形成在集成电路中的可重配置流开关以及耦合到可重配置流开关的算术单元。算术单元具有多个输入和至少一个输出，并且算术单元专用于多个并行运算的执行。多个并行运算中的每一个运算执行公式的一部分，所述公式为：输出＝AX+BY+C。
算术单元并行运算可重配置集成电路输出运算执行耦合到学习申请

[发明专利]图像数据处理设备和图像数据处理方法-CN200580000276.9有效
发明人：奥村治彦;板仓哲朗;南崎浩德 -专利权人：株式会社东芝
申请日： 2005-09-21 - 公布日： 2007-03-07 - 主分类号： G09G3/36 文献下载
摘要：一种图像数据处理设备，包括：将算术图像数据划分为对应于显示设备的信号线的算术像素数据的数据划分单元；将第一数据和第二数据相加的加法器；以及延迟相加的数据的数据延迟单元，其中，第一数据是来自数据划分单元的已划分的算术像素数据，第二数据是来自数据延迟单元的延迟的相加的算术像素数据。
图像数据处理设备方法

[发明专利]一种基于白盒的工艺映射方法及装置-CN201610848736.3有效
发明人：耿嘉;樊平 -专利权人：京微齐力（北京）科技有限公司
申请日： 2016-09-23 - 公布日： 2019-08-27 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种基于白盒的工艺映射方法及装置，本发明实施例所提供的方法包括：将RTL级网表逻辑综合成结构化门级网表；遍历门级网表，获取门级网表中所包含的多个白盒；为每个白盒添加门级网表的实现，并为每个白盒生成时延表；根据门级网表、多个白盒以及分别对应多个白盒的多个时延表进行工艺映射，并计算工艺映射后的门级网表的逻辑时延和关键路径。本发明实施例所提供方法，将门级网表中的算术逻辑单元识别为白盒，并用标准的组合逻辑门电路进行表示，而后对整个网表进行工艺映射，提供了一种在工艺映射过程中通用的处理特殊功能单元模块的方法。
一种基于工艺映射方法装置

[发明专利]一种量子元胞自动机的广义流水线细胞电路-CN202010026420.2有效
发明人：储著飞;田辉明;夏银水;王伦耀 -专利权人：宁波大学
申请日： 2020-01-10 - 公布日： 2022-04-22 - 主分类号： G06F7/575 文献下载
摘要：本发明公开了一种量子元胞自动机的广义流水线细胞电路，在不改变电路逻辑功能的前提下，通过引入三输入异或逻辑门，在逻辑级上对电路进行优化设计，在量子元胞自动机中实现了一种可实现多位多种逻辑运算的广义流水线细胞电路相比于传统性能最优的同类5位流水线细胞电路，本发明细胞电路的通用算术单元的面积和延迟分别降低了69.12%和75%，控制单元的面积和延迟分别降低了54.55%和33.33%，本发明细胞电路整体的面积和延迟分别降低了
一种量子自动机广义流水线细胞电路

[发明专利]具有流水线式算术逻辑单元的异步处理器的系统和方法-CN201480041101.1有效
发明人：史无限;葛屹群;张其蕃;黄韬;童文 -专利权人：华为技术有限公司
申请日： 2014-09-09 - 公布日： 2018-11-30 - 主分类号： G06F9/38 文献下载
摘要：本发明实施例用于提供一种具有流水线式算术逻辑单元的异步处理器。所述异步处理器包括：用于存储指令的非暂时性存储器和设置成环形架构的用于传递令牌的多个指令执行单元(XU)。所述多个XU的每个XU包括配置成从所述非暂时性存储器提取第一指令并执行所述第一指令的逻辑电路。所述逻辑电路还配置成从所述非暂时性存储器提取第二指令，并且不论所述多个XU的一个XU是否保持用于写入所述第一指令的令牌，均执行所述第二指令。所述逻辑电路还配置成在提取所述第二指令后将所述第一指令写入所述非暂时性存储器。
具有流水线算术逻辑单元异步处理器系统方法

[发明专利]高速分组传输网络的可编程线路适配器和数据分组缓存方法-CN94106310.0无效
发明人：Ｃ·加兰;Ｇ·莱比塞;Ｄ·莫杜伊特;Ｊ·－Ｍ·蒙尼埃;Ａ·包波特;Ｅ·圣－乔治;Ｖ·施帕诺尔 -专利权人：国际商业机器公司
申请日： 1994-05-30 - 公布日： 2003-08-20 - 主分类号： H04L12/02 文献下载
摘要：该适配器含接收和发送数据分组的可编程处理单元。该系统包括：缓存数据分组的单元；识别缓存单元和缓存单元中数据分组的单元；在一单个指令中将识别单元在存储单元中排队的单元；在另一单个指令中由存储单元将识别单元出队的单元；释放缓存单元的单元。每一指令包含处理单元并行处理的三个操作：对识别单元作算术逻辑操作；对存储单元作存储器操作；排序操作。
高速分组传输网络可编程线路适配器数据缓存方法

[实用新型]面向计算机组成原理课程教学的模拟器-CN201420238532.4有效
发明人：张前贤;莫毓昌 -专利权人：浙江师范大学
申请日： 2014-05-09 - 公布日： 2014-09-03 - 主分类号： G09B19/00 文献下载
摘要：一种面向计算机组成原理课程教学的模拟器，包括计数器1、存储器地址寄存器2、存储体3、存储器数据寄存器4、指令寄存器5、指令译码器6、累加器7、控制所述计数器1的地址的算术逻辑电路8、执行所述存储器数据寄存器4与所述累加器7的逻辑运算的算术逻辑电路9和振荡器10；通过本实用新型，实现了硬件结构的逻辑门级映射，实现了简易的操作，电路故障少，实现了简单的动态演示，本实用新型还通过电路的搭建实现丰富的寻址方式和指令类型，如清除累加器指令，累加器取反指令，算术右移一位指令，循环左移一位指令，停机指令，加法指令，存数指令，取数指令，无条件转移指令和条件转移指令的操作，对中断操作提供了基本支持。
面向计算机组成原理课程教学模拟器

[发明专利]面向嵌入式系统的多级流水数字信号处理器体系结构-CN201010200467.2无效
发明人：李丽;刘大可;潘红兵;王佳文;何书专 -专利权人：苏州和迈微电子技术有限公司
申请日： 2010-06-13 - 公布日： 2011-04-27 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种包括算术逻辑单元、寄存器文件、乘累加单元、程序计数器控制单元、指令译码器、地址发生器及相应数据和程序存储器的面向嵌入式系统的多级流水数字信号处理器体系结构；该体系结构采用多级流水技术，以提高指令执行效率
面向嵌入式系统多级流水数字信号处理器体系结构

[发明专利]格式转换和信息记录的装置、方法和程序及其存储介质-CN03104398.4无效
发明人：清水勇治;梅原泰之 -专利权人：日本先锋公司
申请日： 2003-02-12 - 公布日： 2003-08-27 - 主分类号： G11B27/026 文献下载
摘要：一种格式转换单元(400)包括：数据分析单元(401)，用于分析每个包的数据结构；数据获取单元(402)，用于在每个过程中获取数据；检查单元(403)，用于检查数据，RDI数据获取单元(404)，用于获取预定的RDI数据；第一算术处理单元(405)，用于转换时间信息；第二算术处理单元(406)，用于执行PES扩展删除过程；第三算术处理单元(407)，用于执行音频包转换过程；以及算术单元(408)和第二缓冲器(该单元将视频记录系统中的数据格式转换为视频系统中的数据格式。
格式转换信息记录装置方法程序及其存储介质

[发明专利]一种含有存储内计算的处理器-CN201910881707.0在审
发明人：薛晓勇;梁成豪;李飞强;姜婧雯;田丰实;章志元;王陈泽岱;杨何勇;赵晨阳 -专利权人：复旦大学
申请日： 2019-09-18 - 公布日： 2020-01-31 - 主分类号： G06F13/16 文献下载
摘要：本发明的基于存储器内计算的处理器包括：存储单元、控制运算单元和存储内计算单元。所述存储单元包括指令存储器和数据存储器；所述控制运算单元包括取指令单元、算术逻辑单元、存储器控制单元和总线接口单元；所述存储内计算单元包括存储内计算控制单元和具有存储内计算的存储单元。本发明提供改进的处理器架构，在现有处理器中引入存储内计算单元，具有功耗低、高性能的特点。
存储存储单元计算单元处理器控制运算单元存储器控制单元计算控制单元算术逻辑单元总线接口单元处理器技术处理器架构取指令单元数据存储器指令存储器存储器功耗引入改进

[发明专利]配置成使用一个或多个复数算术指令对可变长度向量进行操作的向量处理器-CN201680013787.2有效
发明人： G·J·纳赛尔;C·J·格罗斯尼尔;A·J·赫内;S·阿格拉沃尔;其他发明人请求不公开姓名 -专利权人：优创半导体科技有限公司
申请日： 2016-01-29 - 公布日： 2021-07-06 - 主分类号： G06F15/76 文献下载
摘要：该计算机处理器可包括向量单元，向量单元包括向量寄存器文件，其包括至少一个寄存器以保存变化数量的元素。该计算机处理器还可包括处理逻辑，其配置成使用产生一个或多个复数算术指令来对向量寄存器文件中的变化数量的元素进行操作。该计算机处理器可被实现为单片集成电路。
配置使用一个复数算术指令可变长度向量进行操作处理器

[发明专利]一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用-CN201910197881.3有效
发明人：杨玉超;徐丽莹;袁锐;黄如 -专利权人：北京大学
申请日： 2019-03-15 - 公布日： 2020-11-03 - 主分类号： G11C13/00 文献下载
摘要：本发明提供了一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用。单个单极性忆阻器即为一个基本的逻辑单元，通过对输入变量“1”进行两种方式的定义，本发明利用单个单极性忆阻器可在3步内实现完备的16种布尔逻辑功能，大大提高了效率，节省了电路面积，高的逻辑完备性能够有助于实现更加复杂的逻辑功能进一步的，基于本发明异或(XOR)逻辑实现的高效性，利用单极性忆阻阵列实现包含异或(XOR)逻辑门的运算功能，如：汉明距离、对称加密解密和常见算术运算等应用，其中，加密解密用到的密钥可以利用忆阻器固有的参数涨落随机产生
一种基于极性忆阻器完备非易失逻辑实现方法及其应用

[发明专利]用于数字蜂窝式通信的加密系统-CN91105013.2无效
发明人：保罗·登特 -专利权人：埃利克逊GE汽车交通股份有限公司
申请日： 1991-07-20 - 公布日： 1996-06-12 - 主分类号： H04B7/26 文献下载
摘要：通过以适合于使用传统微处理器算术逻辑单元(ALU)的方法扩充多个密钥位来产生位序列。本发明的系统可用于例如保证数字蜂窝式通信系统中基地站与移动站之间语音或数据通信的安全。
用于数字蜂窝通信加密系统

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top