“并行运算”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果256412个，建议您升级VIP下载更多相关专利

[实用新型]一种并行运算器及并行运算系统-CN201621053688.0有效
发明人：曾杰;陈晓科;徐晓刚;张炳达;谢宁;张弛;李鑫;李兰芳;汪进锋;黄嘉健;黄杨珏;王潇;付绍文;王雪莹;周述前;韦玮;董星辰;张晓宇;许伯阳;黄森年 -专利权人：广东电网有限责任公司电力科学研究院
申请日： 2016-09-13 - 公布日： 2017-05-10 - 主分类号： G06F17/50 文献下载
摘要：本实用新型公开了一种并行运算器及并行运算系统，并行运算器包括除法器、第一乘法器、第二乘法器、第一加法器、第二加法器、第一选择器至第五选择器、第一数据输入口至第十数据输入口、第一数据输出口至第五数据输出口；并行运算系统包括多个并行运算器，且每两个并行运算器之间通过四口寄存器组共享的方式实现通讯连接。上述并行运算器，可以并行执行对应的加减乘除运算，大大提高了运算器的运算速度；上述并行运算系统，实现了不同并行运算器之间的数据共享，进而加大了数据传输流量；另外上述并行计算器在对外部数据进行读取及写入时可以利用对应数据存储器组采用乒乓操作的交互方法实现
一种并行运算器运算系统

[发明专利]一种应用于高速ADC的LMS误差校正系统及方法-CN201610633809.7有效
发明人：辜波;马骁 -专利权人：成都博思微科技有限公司
申请日： 2016-08-04 - 公布日： 2019-06-07 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种应用于高速ADC的LMS误差校正系统及方法,所述的系统包括串并转换电路、并行运算电路和结果生成电路；串并转换电路的输出端与并行运算电路连接，并行运算电路的输出端与结果生成电路连接；串并转换电路用于将ADC的输入信号和ADC采样输出信号进行串并转换，得到多路的ADC的输入信号和ADC采样输出信号，并行运算电路用于将串并转换得到的信号进行并行运算，结果生成电路用于对并行运算电路输出做进一步处理，并实现误差校正信号的输出本发明先通过串并转换电路进行转换，再通过并行运算电路进行计算后送入结果生成电路，所有变量的数据率都有了很大降低，从而避免了运算量最大的这一部分成为制约系统实现速度的瓶颈。
一种应用于高速 adc lms 误差校正系统方法

[发明专利]程序生成装置、并行运算设备以及计算机可读记录介质-CN202110510303.8在审
发明人：井辻宏章;上薗巧;新保健一;鸟羽忠信 -专利权人：株式会社日立制作所
申请日： 2021-05-11 - 公布日： 2021-11-19 - 主分类号： G06F9/50 文献下载
摘要：本发明提供一种程序生成装置、并行运算设备以及计算机可读记录介质，不导致并行运算设备的硬件资源的冗余化且抑制吞吐量下降而检测控制系统的错误。输入用于使具有多个运算组的并行运算设备执行并行运算的程序。该程序具有分别规定了构成预定处理的应用运算、冗余运算(被分配给作为诊断对象的运算组中的剩余核的运算，是应用运算的冗余运算)、和诊断运算(被分配给诊断用的运算组中的剩余核的运算，是两个以上的诊断对象的运算组进行的相同的冗余运算的结果的比较剩余核是未被分配应用运算的核。
程序生成装置并行运算设备以及计算机可读记录介质

[发明专利]对并行运算进行性能消耗优化分析的方法及装置-CN202010374076.6在审
发明人：廖勇;王建辉 -专利权人：京东数字科技控股有限公司
申请日： 2020-05-06 - 公布日： 2020-09-11 - 主分类号： G06F9/50 文献下载
摘要：本申请涉及一种对并行运算进行性能消耗优化分析的方法及装置，其中方法包括：对并行运算任务数据执行数据切分操作，得到至少两个子数据块；确定对子数据块执行的并行处理操作所对应的性能消耗信息；根据性能消耗信息分析得到并行运算任务数据对应的目标性能信息；根据目标性能信息确定并行运算对应的性能优化策略。本申请实施例提供的上述技术方案与现有技术相比具有如下优点：可以通过实时对并行运算任务数据进行数据分析，能够深入的了解该数据对应任务的执行运行情况，进行给出合理的、规范化的性能优化策略提示；同时，当存在多个任务
并行运算进行性能消耗优化分析方法装置

[发明专利]并行运算处理器-CN200510009024.4有效
发明人：田中健;西田英志;星野将史;古田岳志 -专利权人：松下电器产业株式会社
申请日： 2005-02-16 - 公布日： 2005-08-24 - 主分类号： G06F15/80 文献下载
摘要：一种具有多个处理单元的处理器，具有进行指令的解码的译码器，上述各处理单元包括：传送模式存储部，存储了表示从任意的处理单元对该处理单元传送数据的所谓传送模式的值；传送部，在根据上述传送模式决定的处理单元之间进行数据传送；更新部，根据由上述译码器对当前指令的解码结果进行上述传送模式存储部的值的更新。
并行运算处理器

[发明专利]一种波达方向计算方法、装置、设备及存储介质-CN202211384717.1在审
发明人：轩阳;刘黛琳;王震;龙超 -专利权人：中汽创智科技有限公司
申请日： 2022-11-07 - 公布日： 2023-02-03 - 主分类号： G01S7/41 文献下载
摘要：本申请公开了一种波达方向计算方法、装置、设备及存储介质，利用片上系统的逻辑端和系统端交互完成，逻辑端在获取到第一中断信号的情况下，读取来自系统端的方位阵元数据和俯仰阵元数据，并对两者分别进行独立并行运算，生成独立并行运算结果和第二中断信号供系统端读取，系统端用于对独立并行运算结果进行多核波达计算，确定目标对象的波达方向。本申请利用逻辑端可以并行运算的特点，在逻辑端同时对方位阵元数据和俯仰阵元数据进行运算，并且利用系统端多核的特点，将不同目标对象的独立并行运算结果同时进行波达方向计算，这大大缩短了波达方向计算的时间，提高了波达方向计算的效率
一种方向计算方法装置设备存储介质

[发明专利]一种计算任意数据的CRC值方法及装置-CN202110700463.9有效
发明人：张旭佑 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-06-23 - 公布日： 2023-07-14 - 主分类号： G06F11/10 文献下载
摘要：本申请涉及的计算任意数据的CRC值方法及装置，其中方法包括：在数据序列的高位进行补零获取目标数据序列，目标数据序列的长度为并行运算模组宽度的整数倍；以并行运算模组的宽度为步进长度，将目标数据序列分为若干有序的子目标数据序列；定义CRC值并初始化；子目标数据序列依次输入并行运算模组计算CRC值，直至最后一个子目标数据序列处理完毕，并行运算模组实现CRC并行迭代公式，CRC并行迭代公式公式为：当前的CRC值＝CRCk(上一CRC本申请能够利用固定位宽的并行运算模组对任意长度数据进行CRC值计算，计算占用资源少，速度快。
一种计算任意数据 crc 方法装置

[发明专利]基于嵌入式操作系统的DSP多核处理器并行运算方法及装置-CN202010551106.6有效
发明人：刘雷;赵伟;周广蕴 -专利权人：北京机电工程研究所
申请日： 2020-06-17 - 公布日： 2020-09-25 - 主分类号： G06F9/48 文献下载
摘要：本发明涉及一种基于嵌入式操作系统的DSP多核处理器并行运算方法及装置，属于DSP技术领域，解决实现多核动态并行运算问题，方法包括：将DSP的内核划分为控制核和运算核；在内存中划分控制核与运算核的共享内存空间；控制核将应用程序划分为控制部分和运算部分，对应用程序的控制部分进行流程控制，对应用程序的运算部分进行运算任务解析，将解析后的运算任务发布到共享内存空间；运算核监控共享内存空间发布的运算任务，根据运算任务采用相应的算法程序进行运算，将运算结果返回共享内存空间；控制核从共享内存空间中读取运算结果。本发明实现了DSP多核处理器在运算节点的并行处理，有效提升了系统的运算效率。
基于嵌入式操作系统 dsp 多核处理器并行运算方法装置

[发明专利]一种多通道并行的卷积神经网络加速器-CN202110760320.7在审
发明人：沈琳喻 -专利权人：南京广捷智能科技有限公司
申请日： 2021-07-06 - 公布日： 2021-11-05 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种多通道并行的卷积神经网络加速器，将卷积神经网络的卷积层采取多个通道的数据并行输入的结构，包括至少一个以上的n个PE运算单元，n个PE运算单元并行运算；一个PE运算单元输出一个输出特征谱，n个PE运算单元同时输出n个输出特征谱；本发明提出了多通道并行运算的PE架构，克服了脉动阵列架构PE闲置率高、可扩展性差的缺点；基于上述PE架构多通道并行运算的特点，按照既定规则切换权值参数缓存和输入特征谱缓存的地址，依次将输入特征谱和权值参数输入到PE进行卷积运算，统一了不同尺寸、不同步长的卷积运算流程，简化了硬件设计结构。
一种通道并行卷积神经网络加速器

[发明专利]一种利用gpu模拟大规模并行运算的方法-CN201810476527.X在审
发明人：程正 -专利权人：成都明镜视觉科技有限公司
申请日： 2018-05-17 - 公布日： 2018-10-12 - 主分类号： G06T1/20 文献下载
摘要：本发明提供一种利用gpu模拟大规模并行运算的方法，运算n个参数的方城运算F(arg1,arg2,arg3,.....,argn),做x个单元的并行运算，n≥1，x≥1；像素着色器中文理单元上限为max，为arg创建并行参数数据，一共有x并行单元，创建x个像素的图像，按处理单位顺序依次将每个处理单元内的arg参数数据写入对应处理单元所对应的像素位置,argmmax)进行并行运算，采用本发明的方法能够在低端显卡上完成大规模并行计算，提高着色效率。
运算大规模并行并行运算处理单元像素着色器并行参数并行单元参数数据处理单位纹理数据像素位置着色效率低端显卡像素创建写入图像中文

[发明专利]基于GPU和CPU协同运算的并行数值模拟方法和系统-CN201110136539.6无效
发明人：李亚林;何光明;胡善政;陈爱萍;刘鸿;敬龙江;龙资强;耿春 -专利权人：中国石油集团川庆钻探工程有限公司
申请日： 2011-05-25 - 公布日： 2011-11-23 - 主分类号： G06F15/167 文献下载
摘要：提供了一种基于GPU和CPU协同运算的并行数值模拟系统，包括：并行模块选择单元，用于从数值模拟算法的各个函数模块中选择适合于进行并行运算的函数模块，并促使CPU执行剩余函数模块；并行粒度确定单元，用于确定由并行模块选择单元选择的各个函数模块的适应于GPU的最优并行粒度，并将确定了最优并行粒度的函数模块移植到GPU中，以由GPU使用移植的函数模块进行数据并行运算处理。
基于 gpu cpu 协同运算并行数值模拟方法系统

[发明专利]基于GPU的高光谱数据滤波快速计算方法、装置和系统-CN202111165324.7在审
发明人：莫卓亚;刘元路 -专利权人：广东弓叶科技有限公司
申请日： 2021-09-30 - 公布日： 2022-02-08 - 主分类号： G06T5/20 文献下载
摘要：本发明属于图像处理技术领域，尤其涉及一种基于GPU的高光谱数据滤波快速计算方法，包括GPU，获取高光谱数据，加载高光谱数据至GPU；调用核函数，结合SG滤波算法进行数据平滑去噪，执行多线程的并行运算，进行高光谱数据的滤波；根据并行运算结果，获得高光谱数据滤波结果；本发明通过将高光谱数据加载高光谱数据至GPU中，结合GPU和SG滤波算法，通过并行运算的方式，将SG滤波算法与GPU硬件相互配合进行优化，通过配置GPU的数据，实现了多线程的并行运算，极大地提高了高光谱数据滤波的运算速度，高效率地处理高光谱数据的滤波，克服了因高光谱数据的高冗余性而计算速度慢的缺点，显著地提高了高光谱数据预处理的运算速度。
基于 gpu 光谱数据滤波快速计算方法装置系统

[发明专利]并行运算、交换、控制多用平台-CN00102757.3无效
发明人：王迪兴 -专利权人：王迪兴
申请日： 2000-02-22 - 公布日： 2005-06-29 - 主分类号： G06F13/14 文献下载
摘要：本发明公开了一种并行运算、交换、控制多用平台，由数据、地址、命令总线及总线控制、命令寄存器、外设接口和双端口RAM及一全互联控制电路组成，其中，命令寄存器、外设接口及总线控制均挂在所述的总线上，外设接口与双端口RAM的一端口之间有双向入出的数据端口及读写控制相连，一具有三个双向入出端口的逻辑可逆运算器，其三个双向端口分别与双端口RAM的另一端口相连，命令寄存器全部连到所述的全互联控制电路，另有读写控制分别到双端口
并行运算交换控制多用平台

[发明专利]基于密集波分复用技术的多路光学并行运算与处理方法-CN200810065005.7有效
发明人：欧阳征标;刘强 -专利权人：深圳大学;欧阳征标
申请日： 2008-01-02 - 公布日： 2008-08-27 - 主分类号： H04J14/02 文献下载
摘要：一种基于密集波分复用技术的多路光学并行运算与处理方法，其做法如下。一个逻辑运算表达式中的第i(i＝1，2，…，L)组逻辑输入变量分别加载在相同波长的几路光波(波长i)上；把那些需要进入逻辑运算器第j(j＝1，2，…，M)个输入端子的不同波长的信号送入第j个WDM/DWDM复用器中合成，合成后的波再输入到具有一定工作带宽的逻辑运算器的第j个输入端；逻辑运算器的每个输出端子各接一个有L个输出通道的解复用器。该系统实现了L组(每组M个)变量的并行逻辑运算处理。这种方法不需要增加逻辑运算处理器的个数，只需要一个逻辑运算处理器，配置必要的WDM/DWDM，就可以实现多达数千组逻辑变量的并行运算处理。该方法可以与传统的采用多个处理器的并行运算处理方法相结合制作出能实现数万组以上的逻辑变量进行并行运算处理的系统。
基于密集波分复用技术光学并行运算处理方法

[发明专利]基于FPGA的DC/DC转换器预测控制方法-CN201410242458.8有效
发明人：张立炎;周泽;覃国安;全书海;曾晨;陈启宏;龙容;谢长君;黄亮;石英 -专利权人：武汉理工大学
申请日： 2014-06-03 - 公布日： 2017-07-07 - 主分类号： H02M3/10 文献下载
摘要：本发明涉及一种基于FPGA的DC/DC转换器预测控制装置及方法，该装置包括用于对内存数据的读写和预测控制矩阵的并行运算的读写控制单元；与所述读写控制单元连接，用于根据所述读写控制单元的读写控制信号完成并行优化运算的矩阵并行运算单元；与所述矩阵并行运算单元连接，用于接收矩阵并行运算单元输出的实时占空比信号，并转换成多路PWM信号输出的接口单元；与所述接口单元连接，用于接收所述多路PWM信号，并根据所述多路PWM信号控制DC/DC转换器中的
基于 fpga dc 转换器预测控制装置方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条